DRAM电路、计算机系统和访问DRAM电路的方法

摘要

本发明涉及一种存储器电路，其包括：包括至少一个存储体(418)的存储器阵列；第一处理器(420)；以及处理器控制接口，其用于从中央处理器(P1、P2)接收去往第一处理器的数据处理指令，处理器控制接口被设计成当第一处理器已经完成访问存储器阵列中的至少一个存储体时向中央处理器指示所述存储体变得可以被该中央处理器访问。