具有可重塑之存储器之神经网络单元

摘要

存储器装载D个由N个字构成之列与具有log₂D位与额外位之地址。N个处理单元中之处理单元J包含第一与第二寄存器，累加器，算术单元与多路复用逻辑电路。算术单元执行运算产生结果储存于累加器。多路复用逻辑电路接收存储器之字J，对于处理单元0至(N/2)‑1并接收存储器之字J+(N/2)。在第一模式，处理单元0至N‑1之多路复用逻辑电路选择存储器之字J输出至处理单元J之第一寄存器。在第二模式，当地址额外位为零，处理单元0至(N/2)‑1之多路复用逻辑电路选择存储器之字J输出至第一寄存器，当地址额外位为一，处理单元0至(N/2)‑1之多路复用逻辑电路选择存储器之字J+(N/2)输出至第一寄存器。