法律状态公告日
法律状态信息
法律状态
2020-07-03
授权
授权
2018-03-09
实质审查的生效 IPC(主分类):G06K7/10 申请日:20171010
实质审查的生效
2018-02-09
公开
公开
机译: 用于校准不同时钟信号与相关模拟到数字转换系统之间的相位差的时钟时序校准电路和时钟时序校准方法
机译: 带时钟的超大规模CMOS数字电路-使用延迟电路生成变化的延迟时钟脉冲来驱动子电路,从而减少开关电流浪涌
机译: 用于加,减,乘和除的数字电子电路-具有用于加法和减法的四极管电路,以及用于在处理带小数点的数字时为移位寄存器提供时钟信号的附加电路