具有堵塞点的硬宏、包括该硬宏的集成电路和用于布线穿过硬宏的方法

摘要

硬宏(208、308、500)包括限定硬宏区域的外周并且具有顶部和底部以及从顶部到底部的硬宏厚度，硬宏包括延伸穿过从顶部到底部的硬宏厚度的多个通路孔(216、318、404)。同样，集成电路(200、300)具有顶部层(202、302)、底部层(210、310)和至少一个中部层(206、306)，顶部层(202、302)包括顶部层导电迹线，中部层包括硬宏(208、308)，以及底部层(210、310)包括底部层导电迹线，其中顶部层导电迹线通过延伸穿过硬宏(208、308、500)的通路孔(216、318、404)被连接到底部层导电迹线。