FPGA片内SRAM的时序处理方法、片内SRAM及FPGA

摘要

本发明提供一种FPGA片内SRAM的时序处理方法、片内SRAM及FPGA。所述方法包括：地址译码器对输入的地址信号进行逻辑译码，选中所述地址信号指向的存储器阵列中的存储单元，以使被选中的存储单元经读写控制电路与输入寄存器、输出寄存器接通；读写控制电路确定对所述被选中的存储单元执行读操作或写操作；当对所述被选中的存储单元执行读操作时，输出寄存器在时钟信号的下降沿将数据读出。本发明能够消除FPGA片内SRAM采用传统流水线型SRAM执行读操作时输出存在的一个时钟周期的初始延迟，同时不影响原有的时序性能。