一种基于自适应控制电路的积相关算法实现系统

摘要

本发明公开了一种基于自适应控制电路的积相关算法实现系统，包括：自适应控制电路、数据并行化拆分处理模块、算法功能单元、加法器和输出控制电路，自适应控制电路连接数据并行化拆分处理模块、加法器和输出控制电路，算法功能单元和加法器连接输出控制电路。本发明随着图像尺寸条件的变化，控制电路可以自适应的将图像分成适宜计算的多个子部分，利用算法功能单元分别计算各个子部分的乘加值，求和取得要计算的乘累加项的值，根据计算一个图像匹配所需的算法功能单元的数目，相对应的并行路数相应减少，直至最少为一路，充分利用FPGA内部资源，实现最大化的算法并行，提高协处理器运算性能。