一种基于投影神经动力学优化算法的FPGA硬件电路

摘要

本发明公开了一种基于投影神经动力学优化算法的FPGA硬件电路，涉及投影神经动力学优化算法技术领域，具体为一种基于投影神经动力学优化算法的FPGA硬件电路，包括顶层模块UPD模块，所述顶层模块UPD模块包括迭代模块、循环控制模块、迭代控制模块、比较器模块、加法器、乘法器和触发器。本发明首次采用FPGA+高精度浮点数的方式来实现投影神经动力学优化算法，从理论走向硬件，能够应用于多种场景；投影神经动力学算法在并行信息处理和硬件可实现性方面有着不可比拟的优势，而FPGA具有的实现方便、价格合理、设计灵活、高度并行性、流水线等特点，两者结合，体现了投影神经动力学算法在FPGA上实现的合理性。