一种数字通讯总线电平检测电路

摘要

本实用新型提供一种数字通讯总线电平检测电路，其包括：外部端口；内部串行时钟引脚；内部串行数据引脚；第一上拉电阻，其连接于内部串行时钟引脚和外部端口之间；第二上拉电阻，其连接于内部串行数据引脚和外部端口之间；电平检测器，其用于检测内部串行时钟引脚或内部串行数据引脚的高电平，并将检测到的该高电平作为参考高电平；波形整形电路，其以参考高电平作为逻辑高电平，对外部串行数据信号进行整形以得到外部串行数据信号，对外部串行时钟信号进行整形以得到外部串行时钟信号。与现有技术相比，本实用新型可以在内外部间形成正确的通讯交流，其既不需要额外的接口电源管脚，又节省了芯片面积。