一种基于FPGA的乱序内存控制器及其实现方法

摘要

本发明公开了一种基于FPGA的乱序内存控制器及其实现方法，主要包括前端部分和后端部分，前端部分主要用于负责处理系统总线请求和仲裁、并负责将读写请求信息传递给后端和对数据通路的传输实现；后端部分主要用于实现基于乱序内存控制器的硬件控制逻辑，包括内存映射逻辑，标签管理逻辑和内存控制命令生成逻辑等；还包括穿过前端部分和后端部分、且用于提供单独的读通道和写通道的数据路径。该基于FPGA的乱序内存控制器及其实现方法，可以实现操作过程灵活、空操作指令少、延迟周期短和工作效率高的优点。