制造一半导体结构的方法及一种垂直通道记忆结构

摘要

本发明是有关于一种制造一半导体结构的方法及一种垂直通道记忆结构。该方法包含准备一垂直通道记忆结构以填充一定义于其间的实体隔离沟渠，该实体隔离沟渠是定义于相邻的主动结构之间且在一第一方向上延伸，该主动结构也定义位于邻接该主动结构相对于该实体隔离沟渠的两侧的通道。该方法也包含施加多层介电层(例如氧化硅-氮化硅-氧化硅(ONO)层)、多晶硅垫层及/或氧化物薄膜以填充该实体隔离沟渠。本发明还提供了一种垂直通道记忆结构。因此藉由本发明可以提供相对简单及省钱的方式以填充一记忆阵列中的小空间，特别的是可以用来填充一介于垂直通道记忆阵列的主动结构之间的实体隔离沟渠，以避免记忆阵列中程序化干扰。