公开/公告号CN114864420A
专利类型发明专利
公开/公告日2022-08-05
原文格式PDF
申请/专利权人 江西万年芯微电子有限公司;
申请/专利号CN202210408423.1
申请日2022-04-19
分类号H01L21/56(2006.01);H01L23/29(2006.01);
代理机构南昌洪达专利事务所 36111;
代理人刘凌峰
地址 335500 江西省上饶市万年县高新技术产业区丰收工业园
入库时间 2023-06-19 16:16:00
法律状态公告日
法律状态信息
法律状态
2022-08-23
实质审查的生效 IPC(主分类):H01L21/56 专利申请号:2022104084231 申请日:20220419
实质审查的生效
2022-08-05
公开
发明专利申请公布
技术领域
本发明属于半导体封装技术领域,具体是涉及一种提升薄芯片良率的贴片方式。
背景技术
在芯片封装过程中,会存在一些薄芯片,比如50um以下,由于放置时间久或者存储条件不当,造成薄芯片下面的DAF膜(一种有粘性的膜,在高温下会软化粘合)失效,从而在DB工序贴芯片时存在异常,因为薄芯片DAF膜失效,芯片贴不好会造成芯片翘角,同时DAF失效丢失水分,里面存在气孔,芯片贴不平,在塑封工序,由于受到巨大的合模压力和注塑压力,造成Die crack(芯片破裂),影响良率。第二种情况是薄芯片无DAF膜。以上两种情况下采用现有技术贴片都会出现薄芯片贴片异常,贴片良率偏低的问题(现有技术贴片方式如图2所示),因此,针对上述情况,需要提供一种特殊生产方式解决此问题。
发明内容
本发明的目的在于针对上述问题,提供一种提升薄芯片良率的贴片方式,增加一层Dummy芯片,Dummy芯片的背面带有DAF膜,可以解决现有贴片方式因为DAF膜失效或无DAF膜的薄芯片贴不平和翘角的问题。
本发明的技术方案是这样实现的。
一种提升薄芯片良率的贴片方式,其特征在于,贴片步骤如下:
(1)先利用绝缘胶水将Dummy芯片的正面贴在基板上,所述Dummy芯片背面带有DAF膜。
(2)再将DAF膜失效或无DAF膜的薄芯片贴在Dummy芯片背面的DAF膜上面。
进一步地,所述Dummy芯片与薄芯片的厚度比为2~4:1。
它是在现有技术正常贴片基础上,增加一层Dummy芯片,Dummy芯片的背面带有DAF膜,在贴片时,Dummy芯片有DAF膜的这一面反贴,Dummy芯片正面贴在基板上,贴好Dummy芯片后,再贴DAF膜失效或无DAF膜的薄芯片,从而完成整个贴片过程。
本发明的有益效果是:本发明的贴片方式,增加一层Dummy芯片,Dummy芯片的背面带的DAF膜是好的,就可以解决现有贴片方式因为DAF膜失效或无DAF膜的薄芯片贴不平和翘角的问题,从而防止薄芯片裂片,使得贴片良率得到有效改善。
附图说明
图1为本发明贴片方式的产品结构示意图。
图2为现有技术贴片方式的产品结构示意图。
在图中,1、基板,2、薄芯片,3、DAF膜,4、Dummy芯片,5、绝缘胶水。
具体实施方式
下面通过实施例以及说明书附图对本发明的技术方案做进一步地详细说明。
如图1所示,本发明的一种提升薄芯片良率的贴片方式,贴片步骤如下:
(1)先利用绝缘胶水5将Dummy芯片4的正面贴在基板1上,所述Dummy芯片4背面带有DAF膜3。
(2)再将DAF膜失效或无DAF膜的薄芯片2贴在Dummy芯片4背面的DAF膜3上面。
所述Dummy芯片4与薄芯片2的厚度比为3:1。
它是在正常贴片基础上,增加一层Dummy芯片4,Dummy芯片4的背面也是DAF膜3,在贴片时,Dummy芯片4有DAF膜3的这一面反贴,Dummy芯片4正面贴在基板1上,使用绝缘胶水5与基板1结合; 贴好Dummy芯片4后,再贴DAF膜失效或无DAF膜的薄芯片2,从而完成整个贴片过程。
图2所示为现有技术的贴片方式,是在基板1上直接利用薄芯片2背面的DAF膜3贴在基板1上,然而由于放置时间久或者存储条件不当,造成薄芯片2下面的DAF膜3失效,导致薄芯片2贴不好会造成薄芯片2翘角,同时DAF膜3失效丢失水分,里面存在气孔,薄芯片2贴不平,在塑封工序,由于受到巨大的合模压力和注塑压力,造成Die crack(芯片破裂),影响了贴片良率,也导致了薄芯片2的浪费。
从以上对比来看,本发明的贴片方式,Dummy芯片4的背面带的DAF膜3是好的,就可以解决现有贴片方式因为DAF膜失效或无DAF膜的薄芯片2贴不平和翘角的问题,可以防止薄芯片2裂片,良率就能有效改善,经过测试数据分析,现有贴片方式的良率在80%左右,而采用本发明的贴片方式后良率可以提升到95%左右。
以上所述是本发明的优选实施例,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本发明的保护范围。
机译: 作为良率提高良率的方式
机译: 有效地提高每个晶片具有存储量的良芯片的良率的各种方法和装置
机译: 后布局电路的良率验证方法,良率验证程序和良率验证装置