静态锁存器以及包括静态锁存器的处理器和计算装置

摘要

本公开涉及静态锁存器以及包括静态锁存器的处理器和计算装置。提供了一种静态锁存器，包括：输入级，用于接收锁存器输入（D）；输出级，用于输出锁存器输出（Q）；中间节点（B），设置于所述输入级的输出和所述输出级的输入之间，其中，所述输出级接收所述中间节点处的信号作为输入；以及反馈级，接收所述锁存器输出，并提供反馈到所述中间节点，其中，所述反馈级和输入级具有逻辑高状态、逻辑低状态和高阻状态。