双模指令集架构下的阵列处理器可避免load_use冒险停顿

摘要

本发明属于可重构计算技术领域，尤其是双模指令集架构下的阵列处理器可避免load_use冒险停顿，针对现有的传统指令集架构面对load‑use冒险时，必须通过暂停流水线的方法来解决的问题，现提出如下方案，其包括阵列处理器本体，阵列处理器本体包括全局控制器、处理元阵列、指令存储器、数据存储器，所述指令存储器与全局控制器连接，全局控制器与处理元阵列连接，所述处理元阵列与数据存储器连接，本发明在对其流水线冒险进行处理时，没有采用传统的分支延迟槽设计，且针对任何存在的冒险都不会产生流水线停顿或对流水线进行冲刷，这极大的简化了硬件电路的设计，节约了面积资源，降低了阵列处理器的功耗，提高了阵列处理器的性能。