物理设计布局阶段的时序预测方法

摘要

本发明提供了一种物理设计布局阶段的时序预测方法，包括：步骤1，将获取的工艺库、电路网表及其布局结果数据分为训练集和测试集，分别基于训练集和测试集进行训练集的电路时序特征和测试集的电路时序特征提取；步骤2，将训练集的电路时序特征和训练集对应的Sign‑Off时序结果输入随机森林模型中进行训练，得到基于线网的时延预测模型。本发明时序预测与Sign‑Off的时序结果之间的差距小，提升了时序预测的准确性，在芯片设计过程中，能够很好地指导时序优化所带来性能和功耗额外影响，实现准确的时序预测，降低了整个芯片设计周期和成本。