基于FPGA实现跨时钟域的时域卷积计算装置和方法

摘要

本发明公开了基于FPGA实现跨时钟域的时域卷积计算装置和方法，包括基于FPGA实现的RAM_coef、FIFO_coef和FIFO_conv；RAM_coef和(M‑1)个FIFO_coef构成按信号时序依次传递的流水线结构，且RAM_coef和(M‑1)个FIFO_coef分别与M路乘法器一一对应，用于分别为M路乘法器的时序信号提供相对应的卷积系数；M路乘法器及其对应的加法器并行工作，在下一个信号到来前，会产生(M‑1)个乘加运算的中间结果，采用M个FIFO_conv来分别存放M路信号乘加运算的中间结果。本发明能够满足实时性高和输出延迟少的应用需求，还具备资源消耗少的特点。