分布式静态时序分析

摘要

本公开涉及使用基于结构的自对齐并行分区的存储高效可扩展分布式静态时序分析。一种方法包括：从电路设计的文件中提取与约束相关联的信息和时钟信息；基于针对电路设计的两个或更多个切分中的切分提取出的信息，确定拓扑锥；基于所述拓扑锥，对所述两个或更多个切分中的切分执行时序分析。所述拓扑锥包括与电路设计的两个或更多个切分中的切分相关联的对象。