基于RFSoC的FIR滤波器系统及滤波方法

摘要

本公开提供一种基于RFSoC的FIR滤波器系统，包括：RFSoC处理模块，用于传输数据及发送控制指令；FIR滤波器模块，用于在可编程逻辑器件中执行FIR滤波器算法，实现数字滤波器；配置模块，用于实时对所述FIR滤波模块进行配置；时钟模块，用于提供时钟信号；控制模块，用于调用IP软核控制FIR滤波器系统的运行；以及显示模块，用于读取并显示FIR滤波器处理的结果。本公开同时还提供一种基于RFSoC的FIR滤波器系统的滤波方法，具有配置方式灵活、处理速度快、功耗低等优势。

说明书

技术领域

本公开涉及滤波器技术领域，尤其涉及一种基于RFSoC的FIR滤波器系统及滤波方法，适用于射电天文、无线通信等高速数字信号处理。

背景技术

在通讯领域，2018年面向5G无线通讯和雷达信号处理推出了第一代RFSoC(RadioFrequency System on Chip，片上射频系统)技术。RFSoC在SoC(System on Chip，系统级芯片)架构中集成了射频信号转换器和软判决前向纠错(SD-FEC)，配有对应的处理单元和可编程逻辑器件。单个芯片中集成了FPGA、ARM CPU、ADC/DAC、10/40/100Gb网络等多种资源，实现16通道2GSPS-12bit或8通道4GSPS-12bit采样，芯片集成度高、性能强大，已成为高速信号处理未来的发展趋势。

FIR(Finite Impulse Response，有限脉冲响应)滤波器是信号处理系统中最基本的元件，是一种非递归型滤波器。FIR滤波器可以做到严格的线性相移，系统性能始终非常稳定，其单位冲击响应有限长的，可以设计满足特殊频率特性形状要求的数字滤波器，例如高通、低通及带通滤波器等。FIR滤波器在通信、模式识别、图像处理、射电天文等领域都有着广泛的应用。然而随着数字技术的迅速发展，现有技术无法用于高性能领域。一般在数字信号处理中采用DSP或FPGA实现FIR滤波器，但是灵活性及扩展性较差，并且和RFSoC技术相比，系统功耗及体积大、信号处理速度慢等缺点。目前5G通信或高速射频领域要求高性能、高可靠性及稳定性，通用的DSP、FPGA等技术实现FIR滤波器系统，不能满足实际应用需求。

发明内容

(一)要解决的技术问题

基于上述问题，本公开提供了一种基于RFSoC的FIR滤波器系统及滤波方法，以缓解现有技术中FIR tap数较高时，在实际应用中数据处理速度慢、滤波器配置模式不灵活、扩展性差、功耗高等技术问题。

(二)技术方案

本公开的一个方面，提供一种基于RFSoC的FIR滤波器系统，包括：RFSoC处理模块，用于传输数据及发送控制指令；FIR滤波器模块，用于在可编程逻辑器件中执行FIR滤波器算法，实现数字滤波器；配置模块，用于实时对所述FIR滤波模块进行配置；时钟模块，用于提供时钟信号；控制模块，用于调用IP软核控制FIR滤波器系统的运行；以及显示模块，用于读取并显示FIR滤波器处理的结果。

根据本公开实施例，所述RFSoC处理模块，包括：ARM A53处理芯片，在SD卡中安装的PYNQ操作系统下运行。

根据本公开实施例，通过可编程逻辑器件Zynq UltraScale MPSoC IP配置ARMA53处理芯片，开通需要的端口，通过AXI接口的Master HP0及Slave HPM0接口传输数据及发送控制指令。

根据本公开实施例，所述配置模块通过DMA对所述FIR滤波器模块进行配置。

根据本公开实施例，所述配置模块通过DMA对所述FIR滤波器模块进行配置，包括：选择FIR滤波器的类型，以及将所述FIR滤波器的系数从外面传进到可编程逻辑器件。

根据本公开实施例，所述FIR滤波器可选择为低通滤波器、高通滤波器或带通滤波器中任意一种。

根据本公开实施例，所述可编程逻辑器件执行的数字滤波器算法的计算公式为：

其中，h(k)为滤波器的系数，r(n-k)为经过k延迟单元的参考信号，n表示序号，N表示滤波器长度。

根据本公开实施例，所述FIR滤波器模块的传输函数H(z)表示成：

根据本公开实施例，通过采用PYNQ overlay类加载Vivado生成的二进制bit文件，调用Vivado中的IP软核，控制FIR滤波器模块。

本公开的另一方面，一种基于RFSoC的FIR滤波器系统的滤波方法，包括：通过RFSoC处理模块传输数据及发送控制指令；通过FIR滤波器模块在可编程逻辑器件中执行FIR滤波器算法，实现数字滤波器；实时对所述FIR滤波模块进行配置；通过时钟模块提供时钟信号；通过调用IP软核控制FIR滤波器系统的运行；以及通过显示模块读取并显示FIR滤波器处理的结果。

(三)有益效果

从上述技术方案可以看出，本公开基于RFSoC的FIR滤波器系统及滤波方法至少具有以下有益效果其中之一或其中一部分：

(1)功耗低、集成度高、速度快、低延迟等优势，高速实现多阶FIR滤波器，能够满足射频信号的实时滤波需求；

(2)采用了IP核的集成设计方式，很大程度上简化了数字滤波器设计架构，滤波器性能稳定及可靠；

(3)FIR滤波器的配置方式非常灵活，通过脚本程序的修改实现低通、高通及带通等多种FIR数字滤波器；

(4)FIR滤波器通过对应程序控制及显示处理结果，以网页的形式打开，可以在网页页面中直接编写代码和运行代码，代码的运行结果也会直接在代码块下显示。

附图说明

图1为本公开实施例的基于RFSoC的FIR滤波器系统组成示意图。

图2为本公开实施例的基于RFSoC的FIR滤波器系统的工作原理框架示意图。

图3为本公开实施例的FIR滤波器的输入信号的类型示意图。

图4为本公开实施例的FIR滤波器的输入信号经滤波处理后的结果示意图。

图5为本公开实施例的基于RFSoC的FIR滤波器系统的输入信号频域示意图。

图6为本公开实施例的基于RFSoC的FIR滤波器系统的输出信号频域示意图。

图7为本公开实施例的基于RFSoC的FIR滤波器系统的滤波方法的流程图。

具体实施方式

本公开提供了一种基于RFSoC的FIR滤波器系统及滤波方法，采用第一代UltraScale+RFSoC芯片XCZU28DR实现高速数字滤波器，通过软件配置实现低通滤波器、高通滤波器及带通滤波器等多种数字滤波器。FIR数字滤波器的滤波频段根据实际应用需求可调，灵活性及扩展性好。

为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。

在本公开实施例中，提供一种基于RFSoC的FIR滤波器系统，结合图1和图2所示，所述基于RFSoC的FIR滤波器系统，包括：

RFSoC处理模块，用于传输数据及发送控制指令；

FIR滤波器模块，能够在可编程器件中执行FIR滤波器算法，实现数字滤波器；

配置模块，能够对所述FIR滤波模块进行配置；

时钟模块，用于提供时钟信号；

控制模块，用于控制FIR滤波器的运行；以及

显示模块，用于读取并显示FIR滤波器处理的结果。

根据本公开实施例，数据处理模块为RFSoC处理模块，RFSoC芯片包含ARMCoretexA53处理器，它运行在SD卡中安装的PYNQ操作系统，通过Zynq UltraScale MPSoCIP配置ARM处理器，开通需要的端口，利用AXI接口的Master HP0及Slave HPM0接口传输数据及发送相关模块的控制指令。

根据本公开实施例，FIR滤波器模块，在可编程(PL)器件中执行FIR滤波器算法，高速实现数字滤波器。PL执行的FIR滤波器算法的计算公式为：

上式中，h(k)为滤波器的系数，r(n-k)为经过k延迟单元的参考信号，N为滤波器长度，n为序号，r与r(n-k)同为参考信号，k为延迟。FIR滤波器模块的传输函数H(z)可表示成：

根据本公开实施例，滤波器配置模块，通过DMA(Direct Memory Access，直接存储器访问)对FIR滤波器进行配置，选择FIR滤波器的类型，例如低通滤波器、高通滤波器及带通滤波器等，将FIR滤波器的系数从外面传进到可编程逻辑器件。

根据本公开实施例，时钟模块，对FPGA提供时钟信号，保证系统指令和相关任务正确执行。

根据本公开实施例，滤波器控制模块，采用PYNQ overlay类加载Vivado生成的二进制bit文件，调用Vivado中设计的IP(Intellectual Property)软核，控制FIR滤波器系统。

根据本公开实施例，显示模块，利用AXI DMA读取数据，显示FIR滤波器处理的结果。以网页的形式打开，在网页页面中直接编写和运行python脚本程序，代码的运行结果也会直接在浏览器的代码块下显示。

根据本公开实施例，采用ZCU111 RFSoC电路板进行实验，RFSOC通过SD卡模式启动，采用PYNQ操作系统。

根据本公开实施例，FIR滤波器的输入信号是由3个正弦波组成，频率分别为0.2MHz、12MHz及48MHz，滤波器的输入信号如下图3所示。

根据本公开实施例，在ZCU111上设计FIR低通滤波器，滤掉信号的高频部分后，处理结果如图4中细实线所示，可以看到，信号通过滤波器之后，显示低频正弦波。

根据本公开实施例，图5、图6是FRFSoC FIR滤波器的输入和输出信号频域表示，图中可以看到信号通过低通滤波器之后，将信号的高频部分滤掉，只保留信号的低频部分。

根据本公开实施例，还可以通过修改python脚本程序，实现高通及带通滤波器。

本公开还提供一种基于RFSoC的FIR滤波器系统的滤波方法，通过上述滤波器系统进行滤波，如图7所示，该滤波方法包括：

操作S1：通过RFSoC处理模块传输数据及发送控制指令；

操作S2：通过FIR滤波器模块在可编程逻辑器件中执行FIR滤波器算法，实现数字滤波器；

操作S3：实时对所述FIR滤波模块进行配置；

操作S4：通过时钟模块提供时钟信号；

操作S5：通过调用IP软核控制FIR滤波器系统的运行；以及

操作S6：通过显示模块读取并显示FIR滤波器处理的结果。

至此，已经结合附图对本公开实施例进行了详细描述。需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。

依据以上描述，本领域技术人员应当对本公开基于RFSoC的FIR滤波器系统及滤波方法有了清楚的认识。

综上所述，本公开提供了一种基于RFSoC的FIR滤波器系统及滤波方法，采用了Xilinx公司的推出的全球首款RFSoC芯片，功耗低、集成度高、速度快、低延迟等优势，高速实现多阶FIR滤波器，能够满足射频信号的实时滤波需求。采用了IP核的集成设计方式，很大程度上简化了数字滤波器设计架构，使用Xilinx提供的标准Vivado IP核设计，滤波器性能稳定及可靠。FIR滤波器的配置方式非常灵活，通过python脚本程序的修改实现低通、高通及带通等多种FIR数字滤波器。FIR滤波器通过Jupyter Notebook控制及显示处理结果，以网页的形式打开，可以在网页页面中直接编写代码和运行代码，代码的运行结果也会直接在代码块下显不。

还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。

并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。

再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。

说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。

此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。

本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。并且，在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。

以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。