一种带有光子时间相关性检测功能的时间数字转换器

摘要

本发明公开了一种带有光子时间相关性检测功能的时间数字转换器，包括：精计数相位捕获单元，用于根据START脉冲信号和STOP脉冲信号，捕获时钟单元提供的多相相位数据；粗计数同步单元，用于根据START脉冲信号开始计数，并且根据STOP脉冲信号产生同步信号；时间相关性检测单元，用于在STOP脉冲信号持续期间记录传感器阵列中触发的SPAD的数目；数据缓存模块，用于根据STOP脉冲信号存储多相相位数据、SPAD触发数目以及粗计数器的计数值；算术逻辑单元，对存储在数据缓存模块中的数据进行算数运算；主控单元，用于为其他单元或模块提供使能信号和控制命令；串行数据读出电路，用于根据主控单元的控制命令，将算术逻辑单元运算得到的输出结果通过串行的方式读出。

说明书

技术领域

本发明属于激光雷达测距技术领域，更具体地，涉及一种带有光子时间相关性检测功能的时间数字转换器。

背景技术

近年来，直接飞行时间(Direct Time-Of-Flight，DTOF)测距法在三维成像、无人驾驶、生物医疗等领域都有着重要应用，其工作原理是：激光发射器发出开始激光信号START(在此将开始激光信号命名为START)照射在被探测的目标物体上时，目标物体反射回波，单光子雪崩二极管(Single Photon Avalanche Diode，SPAD)将回波转换为电信号并产生停止脉冲信号STOP(在此将停止脉冲信号命名为STOP)。在DTOF测距法中，主要通过时间数字转换器(Time-to-Digital Converter，TDC)来完成对起止时间脉冲信号的数字量化转换，因此对时间数字转换器的测量精度、探测效率等提出了极高的要求。

传统的测距方案中TDC一次复位只能检测一次START脉冲信号与STOP脉冲信号之间的时间间隔，为检测多个STOP脉冲信号与同一START脉冲信号之间的间隔，引入了多通道TDC。传统的多通道TDC中，参考时钟到各STOP脉冲信号所在通道的延时不同，由此产生测量误差，并随通道数增多而增大。

此外，激光发射器发射出的光子在返回SPAD阵列时，可能由于噪声干扰等因素，导致单光子雪崩二极管产生误触发，从而使TDC记录下错误的时间间隔，直接影响测量结果。综上所述，传统的时间数字转换器存在测量精度误差甚至错误测量的问题，无法满足激光测距的实际需求。

发明内容

针对现有技术的以上缺陷或改进需求，本发明提供了一种带有光子时间相关性检测功能的时间数字转换器，该时间数字转换器带有光子时间相关性检测功能，大大降低了由于单光子雪崩二极管误触发对测量结果带来的影响。

为实现上述目的，本发明提供了一种带有光子时间相关性检测功能的时间数字转换器，包括：精计数相位捕获单元、粗计数同步单元、时间相关性检测单元、数据缓存模块、算术逻辑单元、主控单元和串行数据读出电路，其中：

所述精计数相位捕获单元，用于根据START脉冲信号和STOP脉冲信号，捕获时钟单元提供的多相相位数据，并进一步将数据存储到所述数据缓存模块；

所述粗计数同步单元，用于根据START脉冲信号开始计数，并且根据STOP脉冲信号产生同步信号，还用于根据所述同步信号输出粗计数器的计数值；

所述时间相关性检测单元，用于在STOP脉冲信号持续期间记录传感器阵列中触发的SPAD的数目；

所述数据缓存模块，用于根据所述STOP脉冲信号存储所述多相相位数据、SPAD触发数目以及粗计数器的计数值，还用于根据主控单元的控制，输出存储的所述多相相位数据、SPAD触发数目以及粗计数器的计数值；

所述算术逻辑单元，在主控单元的控制下，对存储在数据缓存模块中的数据进行算数运算，转换为输出结果，并存储在所述数据缓存模块中；

所述主控单元，用于为其他单元或模块提供使能信号和控制命令；

所述串行数据读出电路，用于根据主控单元的控制命令，将所述算术逻辑单元运算得到的所述输出结果通过串行的方式读出。

本发明的一个实施例中，所述粗计数同步单元包括计数器、距离判断单元以及同步模块，START脉冲信号到达后，计数器开始计数，当STOP脉冲信号到来时，所述同步模块自动产生同步信号SYNC，SYNC信号触发得到当前计数器值，并存入所述数据缓存模块。在计数器工作期间，距离判断单元比较当前计数值与设定距离RANGE1的大小，当计数值达到设定设定距离RANGE1时，计数器复位，并且自动将数据缓存模块中的数据送入后级所述算术计算单元中进行后续计算处理。

本发明的一个实施例中，所述时间相关性检测单元，包括时间窗口产生电路和时间相关性判断电路。

本发明的一个实施例中，时间窗口产生电路包括SR触发器、控制单元、延迟单元，根据SPAD阵列受到光子触发后产生的触发信号TRIGGER以及控制信号CONTROL，输出一个脉冲信号VALID。所述触发信号TRIGGER由SPAD阵列触发产生；所述控制信号CONTROL作用于所述控制单元，控制产生的脉冲信号VALID的时间长度；VALID信号的产生机制是：SPAD阵列中所有SPAD输出并联，任意一个SPAD触发，产生TRIGGER脉冲信号，触发SR触发器，并让后级延迟单元电路延时翻转，控制单元根据控制信号CONTROL产生一定门控时间长度的脉冲信号VALID，延时结束后SR触发器复位。

本发明的一个实施例中，所述时间相关性判断电路，根据所述时间窗口产生电路输出的脉冲信号VALID的下降沿，记录下本次触发的SPAD的数目N，并与设定的阈值n比较，实现时间相关性判断。

本发明的一个实施例中，所述时钟单元包含锁相环PLL和延迟锁相环DLL。

本发明的一个实施例中，所述START脉冲信号是电路内部产生的起始脉冲信号，或者电路外部产生的起始脉冲信号；所述STOP脉冲信号是发射激光经物体反射回SPAD阵列后，SPAD阵列产生的触发脉冲信号。

本发明的一个实施例中，所述STOP脉冲信号为所述时间相关性检测单元中SPAD阵列受到光子触发后产生的触发信号TRIGGER，STOP脉冲信号为多个个脉冲信号，所述数据缓存模块能够存储多组对应的粗计数值、SPAD触发数目和多相相位数据。

本发明的一个实施例中，所述算术逻辑单元包括译码器，通过流水线的方式对多相相位数据进行译码，得到的结果作为输出结果TOF的低位数据，并将数据缓存模块中的粗计数值作为TOF高位数据。

本发明的一个实施例中，对TOF数据与设定的测量范围RANGE2进行比较，使输出的数据TOF在量程内。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，具有如下有益效果：

(1)本发明提供的时间数字转换器带有光子时间相关性检测功能，大大降低了由于单光子雪崩二极管误触发对测量结果带来的影响；

(2)一次START脉冲发出后，本发明提供的单个时间数字转换器可以记录多个STOP脉冲与START脉冲的时间间隔；此外，测距范围可配置，满足了不同应用场景的需求；

(3)本申请所提供的带有光子时间相关性检测功能的时间数字转换器，利用各部分工序分明、高效配合的单元及模块，可实现大小可调的测距范围，同时具有较高的处理速度和通信效率，整体结构较为精简，满足SPAD阵列的高集成度需求。

附图说明

图1为本发明实施例公开的一种时间数字转换器的电路框图；

图2为本发明实施例公开的时间相关性检测单元中时间窗口产生电路的结构图；

图3为本发明实施例公开的时间相关性检测单元相关信号时序图；

图4为本发明实施例公开的时间数字转换器信号时序图；

在所有附图中，相同的附图标记用来表示相同的元件或结构，其中：

精计数相位捕获单元101、粗计数同步单元102、时间相关性检测单元103、数据缓存模块104、算术逻辑单元105、主控单元106、和串行数据读出电路107。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。此外，下面所描述的本发明各个实施方式中所涉及到的技术特征只要彼此之间未构成冲突就可以相互组合。

参见图1所示，本申请实施例公开了一种带有光子时间相关性检测功能的时间数字转换器，包括：精计数相位捕获单元101、粗计数同步单元102、时间相关性检测单元103、数据缓存模块104、算术逻辑单元105、主控单元106、和串行数据读出电路107。其中：

所述精计数相位捕获单元101，包括高速的锁存器(Latch)组，用于根据START脉冲信号和STOP脉冲信号，捕获时钟单元提供的多相相位数据；

具体地，在本实施例中，所述时钟单元包括：锁相环PLL(Phase Locked Loop)和延迟锁相环DLL(Delay Locked Loop)；PLL锁相环用于为其他模块(包括DLL)提供时钟信号，DLL延迟锁相环用于为时间数字转换器提供多相相位数据；

具体地，在本实施例中，多相相位数据为D<31>到D<0>，共32位，并进一步将数据存储到所述数据缓存模块104；

所述START脉冲信号可以是电路内部产生的起始脉冲信号，也可以是电路外部产生的起始脉冲信号；

所述STOP脉冲信号是发射激光经物体反射回SPAD阵列后，SPAD阵列产生的触发脉冲信号；

具体地，所述精计数相位捕获单元101包括高速的锁存器(Latch组，根据START脉冲信号或STOP脉冲信号，将时钟单元提供的多相相位数据锁存到锁存器组中，并进一步将数据存储到所述数据缓存模块；

所述粗计数同步单元102，用于根据所述START脉冲信号开始计数，并且根据STOP脉冲信号产生同步信号，还用于根据所述同步信号输出粗计数器的计数值；

在本实施例中，以计数时钟的上升沿触发计数器翻转，STOP脉冲信号到来后，计数器翻转，计数值加一，并在该计数周期的下降沿出产生同步信号，用于在此时刻输出当前粗计数器的计数值，并进一步将数据存储到所述数据缓存模块104。所述计数时钟为多相相位数据的最低位，即D<0>，在本实施例中，其频率为500Mhz。

所述时间相关性检测单元103，用于在STOP脉冲信号持续期间记录传感器阵列中触发的SPAD的数目，并进一步将数据存储到所述数据缓存模块104。

所述数据缓存模块104，用于根据所述STOP脉冲信号存储所述多相相位数据、SPAD触发数目以及粗计数器的计数值，还用于根据主控单元的控制，输出存储的所述多相相位数据、SPAD触发数目以及粗计数器的计数值；

所述主控单元105，用于为其他单元或模块提供使能信号和控制命令；

所述算术逻辑单元106，用于在主控单元105的控制下，对存储在数据缓存模块104中的数据进行算术运算，转换为输出结果TOF，并存储在数据缓存模块104中；

在本实施例中，算术逻辑单元106包括译码器，通过流水线的方式对多相相位数据D<31>到D<0>进行译码，得到的结果作为输出结果TOF的低位数据，并将数据缓存模块104中的粗计数值作为TOF高位数据。可选地，本实施例中对多相相位数据D<16>到D<1>进行五级译码，一定程度上减少了译码的错误率，并且减少了数据缓存的大小，在本具体实施例中，数据缓存模块在每次START或者STOP脉冲信号到来后，相位数据只需存储16位；可选地，算术逻辑单元106可对TOF数据与设定的测量范围RANGE进行比较，使输出的数据TOF在量程内。

所述串行数据读出电路107，用于根据主控单元105的控制命令，将所述算术逻辑单元106运算得到的输出结果通过串行的方式读出。

具体地，所述粗计数同步单元102包括计数器、距离判断单元以及同步模块，START脉冲信号到达后，计数器开始计数，当STOP脉冲信号到来时，所述同步模块自动产生同步信号SYNC，SYNC信号触发得到当前计数器值，并存入所述数据缓存模块。在计数器工作期间，距离判断单元比较当前计数值与设定距离RANGE1的大小，当计数值达到设定距离RANGE1时，计数器复位，并且自动将数据缓存模块中的数据送入后级所述算术计算单元中进行后续计算处理。

具体地，所述时间相关性检测单元103，包括时间窗口产生电路和时间相关性判断电路，其中，时间窗口产生电路的具体结构图如图2所示，包括SR触发器、控制单元、延迟单元，根据SPAD阵列受到光子触发后产生的触发信号TRIGGER以及控制信号CONTROL，输出一个脉冲信号VALID。所述触发信号TRIGGER由SPAD阵列触发产生；所述控制信号CONTROL用于控制产生的脉冲信号VALID的时间长度。

具体地，VALID信号的产生机制如图3所示：SPAD阵列中所有SPAD输出并联，T1时刻，光子反射到达阵列后，任意一个SPAD触发，产生TRIGGER脉冲信号，同时触发SR触发器，并让后级延迟单元电路延时翻转，产生一定门控时间长度的脉冲信号VALID；T2时刻，延时结束后SR触发器复位,VALID信号变为低电平；T3时刻，TRIGGER信号复位，同时复位所有的SPAD以便进行下一次触发。

所述时间相关性判断电路，根据所述时间窗口产生电路输出的脉冲信号VALID的下降沿，记录下本次触发的SPAD的数目N，并与相关性阈值n比较，实现时间相关性判断，相关性阈值可以进行配置，以满足不同的工作场景需求。VALID信号作为一个单稳态的触发信号，其时间接近激光发射信号的脉冲时间，在图3中，此次触发的SPAD的个数为4。在某一具体实施例中，设定阈值n为8，则此次触发的SPAD数目4小于阈值8，判定此次测量的结果为无效数据，不计入后续的统计模块，如直方图统计。

具体地，所述STOP脉冲信号为所述时间相关性检测单元中SPAD阵列受到光子触发后产生的触发信号TRIGGER，STOP脉冲信号可以为1-3个脉冲信号，所述数据缓存模块可以存储1-3组对应的粗计数值、SPAD触发数目、多相相位数据。

具体地，所述算术逻辑单元106包括译码器，通过流水线的方式对多相相位数据进行译码，得到的结果作为输出结果TOF的低位数据，并将数据缓存模块中的粗计数值作为TOF高位数据。可选地，对TOF数据与设定的测量范围RANGE2进行比较，使输出的数据TOF在量程内。

进一步地，本发明实施例公开的时间数字转换器在一次测量工作过程中的信号时序图如图4所示。T1时刻，START脉冲信号到来，精计数相位捕获单元101捕获到该时刻多相时钟数据DLL phase，记为Start phase；粗计数同步单元102开始计数；T2时刻，第一STOP脉冲信号到来，精计数相位捕获单元101捕获到该时刻多相时钟数据DLL phase，记为Stopphase1；粗计数同步单元102在T3时刻捕获到第一粗计数值为20，并将Stop phase1及粗计数值保存到数据缓存模块104。

在本实施例中，STOP通道可以用于接收多个STOP脉冲信号，而无需使用多通道TDC或者多个TDC；作为一个具体实施例，STOP通道可以接收第一STOP脉冲信号、第二STOP脉冲信号、第三STOP脉冲信号。由此，在图4中，T4时刻，第二STOP脉冲信号到来，精计数相位捕获单元101捕获到该时刻多相时钟数据DLL phase，记为Stop phase2；粗计数同步单元102在T5时刻捕获到第二粗计数值为26，并将Stop phase2及粗计数值保存到数据缓存模块104；T6时刻，第三STOP脉冲信号到来，精计数相位捕获单元101捕获到该时刻多相时钟数据DLLphase，记为Stop phase3；粗计数同步单元102在T7时刻捕获到第三粗计数值为32，并将Stop phase3及粗计数值保存到数据缓存模块104。

当粗计数同步单元102的计数值达到设定的测距范围后，数据缓存模块104在主控模块106的控制下将所存的数据送入算术逻辑单元105，自动进行后续的算术计算，包括将多相时钟数据进行译码处理，将译码后的数据作为输出值TOF的低位数据，将对应的粗计数值作为高位数据，进一步地，以第一STOP脉冲信号的对应数据为例，将Stop phase1译码后的数据与Start phase译码后的数据进行比较，判断对应的第一粗计数值是否需要进行减1处理，得到第一输出值TOF1；相应地，可以得到第二输出值TOF2、第三输出值TOF3。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。