处理器微架构、SoC芯片及低功耗智能设备

摘要

本发明公开了一种处理器微架构、SoC芯片及低功耗智能设备，该处理器微架构包括协处理器和和至少两个主处理器，每个主处理器通过请求处理单元与协处理器连接；请求处理单元用于在接收到两个主处理器发起的使用请求时确定发起请求的主处理器的处理顺序，并根据处理顺序生成并发送反馈指令至不同的主处理器；主处理器用于在反馈指令表征允许使用时，则将处理指令发送至协处理器进行处理。本发明根据各主控制器CPU发出使用请求，由仲裁单元实现指令级互斥访问，从而实现多个主控制器共享访问同一个协处理器，满足指令级的延时，达到性能和功耗的最佳平衡，且实现对处理器CPU微架构的可定制化需求，满足低功耗智能系统的产品配置要求。