在层面结构间包含层面间区域的微电子装置及相关方法

摘要

本申请案涉及在层面结构之间包含层面间区域的微电子装置、及相关方法。一种形成微电子装置的方法包括：在层面间区域及第一层面结构中形成开口，所述第一层面结构包括第一绝缘材料与第二绝缘材料的交替层阶；在所述开口中形成第一牺牲材料；从所述层面间区域移除所述第一牺牲材料的一部分以暴露所述层面间区域中的所述第一绝缘材料及所述第二绝缘材料的侧壁；移除所述层面间区域中的所述第一绝缘材料及所述第二绝缘材料的一部分以在所述层面间区域中形成锥形侧壁；从所述开口移除所述第一牺牲材料的剩余部分；及在所述开口中形成至少一第二牺牲材料。揭示形成微电子装置的相关方法及相关微电子装置。

说明书

本申请案主张2020年2月12日申请的题为“在层面结构之间包含层面间区域的微电子装置、及相关方法(Microelectronic Devices Including an Interdeck RegionBetween Deck Structures,and Related Methods)”的序列号为16/789,168的美国专利申请案的申请日的权益。

技术领域

在各个实施例中，本发明大体上涉及微电子装置设计及制造领域。更明确来说，本发明涉及包含包括穿过其形成存储器单元串的一或多个层面间结构的层面结构的微电子装置、及相关电子系统及方法。

背景技术

微电子工业的持续目标是提高例如非易失性存储器装置(例如NAND快闪存储器装置)的存储器装置的存储器密度(例如每存储器裸片存储器单元的数目)。提高非易失性存储器装置的存储器密度的一方式是利用垂直存储器阵列(也称为“三维(3D)存储器阵列”)架构。常规垂直存储器阵列包含延伸穿过导电结构(例如字线)的层级中的开口的垂直存储器串及垂直存储器串与导电结构的每一结处的电介质材料。此配置准许比具有常规平面(例如二维)晶体管布置的结构增加通过在裸片上向上(例如纵向、垂直)构建阵列来定位于单位裸片区(即，所消耗的有源表面的长度及宽度)中的切换装置(例如晶体管)的数目。

常规垂直存储器阵列包含导电结构与存取线(例如字线)之间的电连接，使得垂直存储器阵列中的存储器单元可唯一地被选择用于写入、读取或擦除操作。形成此电连接的一方法包含在导电结构的层级的边缘(例如水平端)处形成所谓的“阶梯(staircase/stairstep)”结构。阶梯结构包含提供导电结构的接触区域的个别梯级，导电接触结构可定位于接触区域上以提供对导电结构的电接入。

随着垂直存储器阵列技术进步，已通过形成包含导电结构的额外层级且因此包含与其相关联的额外阶梯结构及/或个别阶梯结构中的额外梯级的垂直存储器阵列来提供额外存储器密度。随着此类垂直存储器阵列中的存储器单元的数目例如通过增加垂直存储器阵列的垂直串中的存储器单元的数目来增加，阶梯结构的深度(例如高度)增大。

在一些例子中，通过使层面结构彼此上下堆叠来提供额外存储器密度。堆叠式层面结构通常需要对准上层面结构与下层面结构，使得下层面结构的沟道区域与上层面结构的沟道区域对准以促成延伸穿过上及下层面结构的沟道区域的连续性。然而，随着层面结构的深度增大，对准上及下层面结构的沟道区域的难度增大。举例来说，当在上层面结构中形成其中将形成沟道区域的开口时，下层面结构中的开口变成暴露于会损坏下层面结构的各种蚀刻化学物。旨在上层面结构中形成沟道开口的下层面结构暴露于蚀刻化学物会损坏下层面结构且导致微电子装置出故障。

发明内容

在一些实施例中，一种形成微电子装置的方法包括：在层面间区域及第一层面结构中形成开口，所述第一层面结构包括第一绝缘材料与第二绝缘材料的交替层阶；在所述开口中形成第一牺牲材料；从所述层面间区域移除所述第一牺牲材料的一部分以暴露所述层面间区域中的所述第一绝缘材料及所述第二绝缘材料的侧壁；移除所述层面间区域中的所述第一绝缘材料及所述第二绝缘材料的一部分以在所述层面间区域中形成锥形侧壁；从所述开口移除所述第一牺牲材料的剩余部分；及在所述开口中形成至少一第二牺牲材料。

在其它实施例中，一种形成微电子装置的方法包括：在层面间区域及相邻于所述层面间区域的第一层面结构的开口中形成第一牺牲材料及第二牺牲材料；移除所述层面间区域中的所述第一牺牲材料的一部分以暴露所述层面间区域的侧壁；移除所述层面间区域的一部分；在所述第二牺牲材料与所述层面间区域之间形成第三牺牲材料，所述第三牺牲材料具有比所述第二牺牲材料大的尺寸；及在所述层面间区域之上形成第二层面结构。

在又其它实施例中，一种形成微电子装置的方法包括：在延伸穿过层面间区域及第一层面结构的开口中形成第一牺牲材料，所述层面间区域及所述第一层面结构包括交替第一绝缘材料与第二绝缘材料；使所述层面间区域中的所述第一牺牲材料及所述层面间区域中的所述第一绝缘材料及所述第二绝缘材料的一部分凹进以在所述层面间区域中形成具有比所述第一层面结构中的所述开口的直径大的直径的凹进部分；用第二牺牲材料填充所述层面间区域中的所述凹部；及在所述层面间区域之上形成第二层面结构且形成穿过所述第二层面结构的开口以暴露所述第二牺牲材料。

在另外实施例中，一种微电子装置包括：第一层面结构，其包括绝缘材料与导电材料的交替层阶；层面间区域，其相邻于所述第一层面结构且包括所述绝缘材料与另一绝缘材料的交替层阶；第二层面结构，其相邻于所述层面间区域且包括所述绝缘材料与所述导电材料的交替层阶；及支柱，其包括延伸穿过所述第一层面结构、所述层面间区域及所述第二层面结构的沟道材料，所述层面间区域内的所述沟道材料的侧壁相对于所述第一层面结构及所述第二层面结构内的所述沟道材料的所述侧壁渐缩。

在额外实施例中，一种电子装置包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置。所述存储器装置包括：层面间区域，其介于第一层面结构与第二层面结构之间，所述第一层面结构及所述第二层面结构中的每一者包括导电材料与绝缘材料的交替层阶；及沟道材料，其延伸穿过所述第二层面结构、所述层面间区域及所述第一层面结构，所述沟道材料在所述层面间区域中具有比在所述第一层面结构及所述第二层面结构中大的直径，所述层面间区域中的所述沟道材料的侧壁相对于所述第一层面结构中的所述沟道材料的侧壁依一角度定向。

附图说明

图1A是根据本发明的实施例的微电子装置的简化横截面图；

图1B是穿过图1A的剖面线B-B截取的图1A的微电子装置的简化横截面图；

图1C是根据本发明的实施例的图1A的微电子装置的方框C的简化横截面图；

图2是根据本发明的实施例的微电子装置的简化横截面图；

图3A到图3F是说明根据本发明的实施例的形成微电子装置的方法的简化横截面图；

图4A到图4D是说明根据本发明的其它实施例的形成微电子装置的方法的简化横截面图；

图5A到图5F是说明根据本发明的额外实施例的形成微电子装置的方法的简化横截面图；

图6A到图6D是说明根据本发明的其它实施例的形成微电子装置的方法的简化横截面图；

图7是根据本发明的实施例的电子系统的框图；及

图8是根据本发明的实施例的基于处理器的系统。

具体实施方式

包含于本发明中的说明图不意谓任何特定系统、微电子结构、微电子装置或其集成电路的实际图，而是仅为用于描述本文中的实施例的理想化表示。图间共同元件及特征可保留相同元件符号，只是为了便于遵循描述，元件符号以引入或最完全描述元件的图式的编号开始。

以下描述提供例如材料类型、材料厚度及处理条件的特定细节以提供本文中描述的实施例的详尽描述。然而，所属领域的一般技术人员应理解，可无需采用这些特定细节实践本文中揭示的实施例。事实上，可结合半导体工业中采用的常规制造技术实践实施例。另外，本文中提供的描述不形成用于制造微电子装置(例如存储器装置，例如3D NAND快闪存储器装置)的完整过程流程或包含层面结构及层面结构之间的层面间区域的完整微电子装置。下文将描述的结构不形成完整微电子装置。下文将仅详细描述理解本文中描述的实施例所需的那些过程行为及结构。由结构形成完整微电子装置的额外行为可通过常规技术执行。

本文中描述的材料可通过包含(但不限于)旋涂、毯覆式涂覆、化学气相沉积(CVD)、原子层沉积(ALD)、等离子体增强型ALD、物理气相沉积(PVD)、等离子体增强型化学气相沉积(PECVD)或低压化学气相沉积(LPCVD)的常规技术形成。替代地，可原位生长材料。取决于要形成的特定材料，可由所属领域的一般技术人员选择用于沉积或生长材料的技术。除非上下文另外指示，否则材料的移除可通过包含(但不限于)蚀刻、研磨平坦化(例如化学机械平坦化)或其它已知方法的任何合适技术完成。

如本文中使用，术语“纵向”、“垂直”、“横向”及“水平”参考其中或其上形成一或多个结构及/或特征的衬底(例如基底材料、基底结构、基底构造等)的主平面且不一定由地球重力场界定。“横向”或“水平”方向是基本上平行于衬底的主平面的方向，而“纵向”或“垂直”方向是基本上垂直于衬底的主平面的方向。衬底的主平面由具有相对大于衬底的其它表面的面积的衬底的表面界定。

如本文中使用，关于给定参数、性质或条件的术语“基本上”意谓且包含所属领域的一般技术人员所理解的在一定变化程度内(例如在可接受公差内)满足给定参数、性质或条件的程度。通过实例，取决于基本上满足的特定参数、性质或条件，参数、性质或条件可满足至少90.0％、满足至少95.0％、满足至少99.0％、满足至少99.9％或甚至满足至少100％。

如本文中使用，关于特定参数的数值的“约”或“近似”包含数值及所属领域的一般技术人员所理解的数值在特定参数的可接受公差内的变化程度。举例来说，关于数值的“约”或“近似”可包含从数值的90.0％到110.0％的范围内的额外数值，例如在从数值的95.0％到105.0％的范围内、在从数值的97.5％到102.5％的范围内、在从数值的99.0％到101.0％的范围内、在从数值的99.5％到100.5％的范围内或在从数值的99.9％到100.1％的范围内。

如本文中使用，为便于描述，例如“下面”、“下方”、“下”、“底部”、“上方”、“上”、“顶部”、“前”、“后”、“左”、“右”及类似物的空间相对术语可用于描述一元件或特征与另一(些)元件或特征的关系，如图中说明。除非另外指定，否则空间相对术语除涵盖图中描绘的定向之外，还希望涵盖材料的不同定向。举例来说，如果使图中的材料反转，那么描述为在其它元件或特征“下方”或“下面”或“之下”或“底部上”的元件将定向成在其它元件或特征“上方”或“顶部上”。因此，所属领域的一般技术人员将明白，术语“下方”可取决于其中使用术语的上下文而涵盖上方及下方两种定向。材料可以其它方式定向(例如旋转90度、反转、翻转等)且相应地解译本文中使用的空间相对描述词。

如本文中使用，“导电材料”是指以下中的一或多者：金属(例如钨、钛、铌、钒、铪、钽、铬、锆、铁、锇、钴、镍、铱、铂、钯、钌、铑、铝、铜、钼、金)、金属合金、含金属材料(例如金属氮化物(氮化钛、氮化钽、氮化钨、氮化钛铝)、金属硅化物(硅化钽、硅化钨、硅化镍、硅化钛)、金属碳化物、金属氧化物(氧化铱、氧化钌))、导电掺杂半导体材料(例如导电掺杂硅、导电掺杂锗、导电掺杂硅锗等)、多晶硅、展现导电性的其它材料或其组合。导电材料可包含以下中的至少一者：氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钛铝(TiAlN)、元素钛(Ti)、元素铂(Pt)、元素铑(Rh)、元素钌(Ru)、元素钼(Mo)、元素铱(Ir)、氧化铱(IrO

根据本文中描述的实施例，一种微电子装置包含第一层面结构、第二层面结构及第一层面结构与第二层面结构之间的层面间区域(例如层面间结构)。第一层面结构及第二层面结构中的每一者可包括层级，每一层级包含绝缘材料及导电材料。包括沟道材料的支柱可延伸穿过第二层面结构、层面间区域及第一层面结构。层级的导电材料与沟道材料的相交点可形成存储器单元，且支柱可包括存储器单元串。沟道材料在层面间区域中可具有比在第一层面结构或第二层面结构中大的尺寸(例如直径)。沟道材料在第二层面结构接近处展现比第一层面结构接近处大的尺寸。在一些实施例中，沟道材料展现层面间区域中的锥形(例如倾斜、成角度)侧壁。举例来说，层面间区域中的沟道材料的侧壁可相对于第一层面结构或第二层面结构中的沟道材料的侧壁依一角度定向。

微电子装置可通过形成包括交替绝缘材料与其它材料(例如其它绝缘材料或导电材料)的堆叠结构来形成。堆叠结构可包含第一层面结构及层面间区域。可在将对应于微电子装置的沟道材料的位置处形成穿过第一层面结构及层面间区域的开口。在形成开口之后，可在层面间区域内扩展开口的尺寸。在一些实施例中，形成在层面间区域内具有成角度侧壁的开口。在一些实施例中，开口在层面间区域中展现大于第一层面结构中的开口的第一直径的基本上均匀第二直径。在层面间区域中形成较大开口之后，穿过层面间区域及第一层面结构的开口的至少一部分可用一或多种牺牲材料填充。一或多种牺牲材料可在第二层面结构的形成期间及在开口形成于第二层面结构内期间留在层面间区域及第一层面结构内。一或多种牺牲材料可在开口形成于第二层面结构中期间保护第一层面结构免受非所要损坏。举例来说，一或多种牺牲材料可展现相对于第二层面结构的材料的蚀刻选择性且因此可在移除第二层面结构中的材料(例如支柱开口形成)期间基本上不被移除。在第二层面结构中形成开口之后，一或多种牺牲材料可从层面间区域及第一层面结构移除。开口可用沟道材料填充，且在一些实施例中，可用绝缘材料填充。

图1A是根据本发明的实施例的微电子装置100的简化横截面图。微电子装置100可包含堆叠结构，其包含第一层面结构101、相邻于第一层面结构101(例如，在第一层面结构101之上)的第二层面结构103及第一层面结构101与第二层面结构103之间的层面间区域105。

微电子装置100可包含基底材料102及相邻于基底材料102(例如，在基底材料102之上)的源极结构104(例如源极材料、共源极板(CSP))。蚀刻停止材料106可相邻于源极结构104(例如，在源极结构104之上)。可包括选择门源极(SGS)结构的选择门结构108可相邻于蚀刻停止材料106(例如，在蚀刻停止材料106之上)。

基底材料102可包含其上形成额外材料的基底材料或构造。基底材料102可为半导体衬底、支撑结构上的基底半导体层、金属电极或其上形成有一或多个层、结构或区域的半导体衬底。基底材料102可为常规硅衬底或包括半导电材料层的其它块状衬底。如本文中使用，术语“块状衬底”不仅意谓及包含硅晶片，而且意谓及包含绝缘体上硅(“SOI”)衬底(例如蓝宝石上硅(“SOS”)衬底及玻璃上硅(“SOG”)衬底)、基底半导体基座上外延硅层及其它半导体或光电材料(例如硅锗、锗、砷化镓、氮化镓及磷化铟)。基底材料102可经掺杂或未掺杂。

源极结构104可包含例如掺杂有P型导电性材料、N型导电性材料或导电材料中的一或多者的半导体材料。如本文中使用，N型导电性材料可包含例如掺杂有至少一种N型掺杂剂(例如砷离子、磷离子、锑离子)的多晶硅。如本文中使用，P型导电性材料可包含例如掺杂有至少一种P型掺杂剂(例如硼离子)的多晶硅。在一些实施例中，源极结构104包含N型导电性材料。在其它实施例中，源极结构104包括掺杂多晶硅、硅化钨、或另一材料。

蚀刻停止材料106可包括电绝缘材料。通过非限制性实例，蚀刻停止材料106可包含多晶硅、氧化铝、氧化镁(MgO)、氧化钙(CaO)或氧化铈(CeO

选择门结构108可包括导电材料，例如(举例来说)钨、钛、镍、铂、铑、钌、铱、铝、铜、钼、银、金、金属合金、含金属材料(例如金属氮化物、金属硅化物、金属碳化物、金属氧化物)、包含氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钛铝(TiAlN)、氧化铱(IrO

第一层面结构101可相邻于选择门结构108(例如，在选择门结构108之上)。第一层面结构101及第二层面结构103可各自个别包含绝缘材料112与导电材料114的交替层阶。举例来说，第一层面结构101及第二层面结构103可包含层级115，每一层级115包括导电材料114及绝缘材料112。

尽管图1A说明第一层面结构101及第二层面结构103各自仅个别包含特定数目个层级115，但本发明不限于此。在一些实施例中，第一层面结构101及第二层面结构103各自个别包含所要数量个层级115，例如三十二(32)个层级115。在其它实施例中，第一层级结构101及第二层级结构103各自个别包含不同数目个层级115，例如少于三十二(32)个层级115(例如少于或等于三十(30)个层级115、少于或等于二十(20)个层级115、少于或等于十(10)个层级115)或大于绝缘材料112及导电材料114的三十二(32)个层级115(例如大于或等于五十(50)个层级115、大于或等于一百(100)个层级115)。

绝缘材料112可包含氧化物材料(例如二氧化硅(SiO

导电材料114可包括导电线，例如其上定位导电接触结构以提供对导电结构的电接入的存取线(例如字线)。导电材料114可包含导电材料，例如(举例来说)钨、钛、镍、铂、铑、钌、铱、铝、铜、钼、银、金、金属合金、含金属材料(例如金属氮化物、金属硅化物、金属碳化物、金属氧化物)、包含氮化钛(TiN)、氮化钽(TaN)、氮化钨(WN)、氮化钛铝(TiAlN)、氧化铱(IrO

层面间区域105可包含绝缘材料112及另一绝缘材料116。另一绝缘材料116可包含相对于第一层面结构101及第二层面结构103中的绝缘材料112展现蚀刻选择性的一或多种绝缘材料。在一些实施例中，另一绝缘材料116包括氮化物材料，例如氮化硅。尽管图1A说明层面间区域105仅包含特定数目个绝缘材料112及另一绝缘材料116，但本发明不限于此。

层面间区域105的高度H可在从约20nm到约200nm的范围内，例如从约20nm到约50nm、从约50nm到约100nm、从约100nm到约150nm或从约150nm到约200nm。在一些实施例中，高度H是约70nm。

支柱118可延伸穿过第二层面结构103、层面间区域105及第一层面结构101。支柱118可包含沿着支柱118的侧壁的沟道材料120。举例来说，沟道材料120可沿着绝缘材料112的侧且沿着电介质材料122的侧延伸，电介质材料122可包括所谓的穿遂电介质材料或电荷存储材料，如本文中将描述。在一些实施例中，支柱118进一步包含电绝缘材料124、围绕电绝缘材料124布置为圆环的沟道材料120。

沟道材料120可延伸到源极结构104且可与源极结构104电接触。沟道材料120可包括例如可经掺杂的多晶硅。然而，沟道材料120不限于此，且沟道材料120可包括其它材料。在一些实施例中，电绝缘材料124可填充支柱118的剩余部分。

电绝缘材料124可包括例如氧化物材料(例如二氧化硅(SiO

支柱118在层面间区域105内可包含可变尺寸(例如直径)。举例来说，接近第一层面结构101的支柱118的直径D

在一些实施例中，层面间区域105中的支柱118的侧壁126的至少一部分可相对于例如z轴的垂直轴(例如相对于垂直于基底材料102的主表面的平面)渐缩(例如倾斜、成角度)。在一些实施例中，层面间区域105中的支柱118的侧壁126的至少一部分可相对于第一层面结构101中的支柱118的侧壁126或第二层面结构103中的支柱118的侧壁126依一角度定向。在一些实施例中，层面间区域105中的侧壁126的至少一部分可相对于第一层面结构101及第二层面结构103中的沟道材料120的侧壁126依从约2°到约15°的一角度成角度，例如从约2°到约4°、从约4°到约7°、从约7°到约10°或从约10°到约15°。在一些实施例中，层面间区域105内的侧壁126可基本上呈线性(例如，非弯曲)。在一些此类实施例中，支柱118的直径可沿着层面间区域105内的支柱118的长度(在z方向上)线性增大。在一些实施例中，层面间区域105内的侧壁126相对于第一层面结构101及第二层面结构103中的每一者内的电介质材料122、绝缘材料112及导电材料114的侧壁依一角度定向。

在一些实施例中，支柱118的侧壁126可沿着层面间区域105的大部分高度H成角度。举例来说，侧壁126的成角度部分的垂直高度可在从约20nm到约200nm的范围内，如上文参考高度H描述。在一些实施例中，层面间区域105的侧壁126的一部分可相对于第一层面结构101及第二层面结构103内的侧壁126基本上垂直定向(例如，可不成角度)。

因此，层面间区域105内的支柱118的直径可大于第一层面结构101或第二层面结构103中的任一者内的支柱118的直径。

如本文中将描述，在层面间区域105内形成成角度的侧壁126及在第二层面结构103接近处形成大于接近第一层面结构101的直径D

继续参考图1A，存储器单元130(在方框C中说明)可定位于沟道材料120与导电材料114之间的相交点处。电介质材料122可定位于沟道材料120与导电材料114之间。虽然说明为单种材料，但电介质材料122可包括包含所谓的氧化物-氮化物-氧化物(ONO)结构的电荷存储材料。存储器单元130可包括导电材料114、电介质材料122及沟道材料120。

图1B是通过穿过一些存储器单元130的图1A的剖面线B-B截取的微电子装置100的简化横截面图。参考图1B，存储器单元130(及支柱118)可具有基本上圆形横截面形状。存储器单元130可包含围绕绝缘材料124的沟道材料120、围绕沟道材料120的电介质材料122及相邻于电介质材料122的导电材料114。电介质材料122可直接介于沟道材料120与导电材料114之间且接触沟道材料120及导电材料114中的每一者。

返回参考图1A，绝缘材料132可经形成于微电子装置100之上。绝缘材料132可包括例如二氧化硅、氮化硅、原硅酸四乙酯、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼磷硅酸盐玻璃(BPSG)、另一绝缘材料或其组合。开口可经形成于沟道材料120之上的绝缘材料132中且可用导电材料填充以形成接点134。接点134可包括例如(举例来说)钨的导电材料。导电线(例如数据线，例如位线)136可上覆于且接触接点134。导电线136可包括例如钨的导电材料。

尽管图1A说明特定类型的存储器单元130，但本发明不限于此。举例来说，在图1A的方框C中的存储器单元130的位置中，存储器单元130中的一或多者可用图1C中说明的一或多个存储器单元140替换。存储器单元140可包含沟道材料120。在一些实施例中，存储器单元140在本文中可称为“电荷俘获”存储器单元。

存储器单元140可包含具有电介质材料142(例如穿遂电介质材料)、电荷俘获材料144及沟道材料120与导电材料114之间的电荷阻挡材料146的氧化物-氮化物-氧化物(ONO)结构。电荷俘获材料144可直接定位于电介质材料142与电荷阻挡材料146之间。在一些实施例中，电介质材料142直接接触沟道材料120及电荷俘获材料144。电荷阻挡材料146可直接接触且可定位成直接相邻于电荷俘获材料144及导电材料114。

尽管已将微电子装置100描述为包含特定类型的存储器单元(例如存储器单元130(图1A)及存储器单元140(图1C))，但本发明不限于此且微电子装置100可包含其它类型的存储器单元。举例来说，在其它实施例中，存储器单元130可包含相邻于导电材料114的电介质屏障材料(例如氧化铝、氧化铪、氧化锆)、相邻于电介质屏障材料的电荷阻挡材料(例如二氧化硅、氧化铝、氧化铪、氧化锆)、相邻于电荷阻挡材料的电荷存储材料(例如氮化硅、氮氧化硅、导电纳米点)、相邻于电荷存储材料的穿遂材料(例如二氧化硅、氧化铝、氧化铪、氧化锆)及相邻于穿遂材料的沟道材料120。

尽管图1A及图1C将电介质材料122、电介质材料142、电荷俘获材料144及电荷阻挡材料146说明为围绕导电材料114延伸，但本发明不限于此。在其它实施例中，电介质材料122、电介质材料142、电荷俘获材料144及电荷阻挡材料146基本上与沟道材料120同延且延伸穿过第二层面结构103、层面间区域105及第一层面结构101。

图2是根据本发明的其它实施例的微电子装置200的简化横截面装置。微电子装置200可基本上类似于图1A到图1C的微电子装置100，只是微电子装置200可包含不同于图1A到图1C的层面间区域105的层面间区域205。微电子装置200可包含基本上类似于微电子装置100的第一层面结构101的第一层面结构201及基本上类似于微电子装置100的第二层面结构103的第二层面结构203。

微电子装置200可包含基本上类似于图1A到图1C的支柱118的支柱218，只是支柱218可不包含锥形侧壁126。确切来说，支柱218的侧壁226在层面间区域205内可基本上垂直定向。换句话说，层面间区域205中的支柱218的侧壁226可基本上与第一层面结构201及第二层面结构203内的支柱218的侧壁226平行。

支柱218在层面间区域205内可展现较大尺寸(例如直径)。举例来说，接近第二层面结构203的支柱218的直径D

尽管图1A及图2说明沟道材料120包括沿着层级115的侧壁的衬层，但本发明不限于此。在其它实施例中，沟道材料120可基本上填充直径D

因此，在一些实施例中，一种微电子装置包括：第一层面结构，其包括绝缘材料与导电材料的交替层阶；层面间区域，其相邻于所述第一层面结构且包括所述绝缘材料与另一绝缘材料的交替层阶；第二层面结构，其相邻于所述层面间区域且包括所述绝缘材料与所述导电材料的交替层阶；及支柱，其包括延伸穿过所述第一层面结构、所述层面间区域及所述第二层面结构的沟道材料，所述层面间区域内的所述沟道材料的侧壁相对于所述第一层面结构及所述第二层面结构内的所述沟道材料的所述侧壁渐缩。

图3A到图3F是说明根据本发明的实施例的形成例如图1A到图1C的微电子装置100的微电子装置的方法的简化横截面图。参考图3A，微电子装置结构300包括堆叠结构307，其包括基底材料302、源极结构304、蚀刻停止材料306及包括绝缘材料312与另一绝缘材料313的交替层阶的层级310的第一层面结构301。每一层级310可包括绝缘材料312的一个层阶及另一绝缘材料313的一个层阶。

基底材料302、源极结构304、蚀刻停止材料306及绝缘材料312中的每一者可包括上文参考相应基底材料102(图1A)、源极结构104(图1A)、蚀刻停止材料106(图1A)及绝缘材料112(图1A)中的每一者描述的相同材料。

另一绝缘材料313可包括展现相对于绝缘材料312的蚀刻选择性的材料。在一些实施例中，另一绝缘材料313包括例如氮化硅的氮化物材料。

参考图3B，可形成穿过堆叠结构307的一部分以暴露源极结构304的一部分的开口315。开口315可延伸穿过绝缘材料312与另一绝缘材料313的交替层阶的层级310。开口315可通过在微电子装置300之上形成掩模材料及在掩模材料中对应于开口315的位置处形成开口以暴露绝缘材料312的最上层阶来形成。绝缘材料312的最上层阶可经暴露于干蚀刻化学，例如(举例来说)离子轰击、反应离子蚀刻(RIE)工艺及通过掩模材料中的开口的另一干蚀刻工艺中的一或多者。

通过非限制性实例，绝缘材料312的部分可通过将绝缘材料312暴露于包括例如CHF

参考图3C，可在开口315(图3B)内形成第一牺牲材料314。第一牺牲材料314可通过例如ALD、CVD、PVD、PECVD或LPCVD形成。在形成第一牺牲材料314之后，可例如通过化学机械平坦化(CMP)移除开口315外的微电子装置300的表面之上(例如，在最上绝缘材料312的表面之上)的第一牺牲材料314的部分以暴露最上绝缘材料312的表面。

第一牺牲材料314可相对于绝缘材料312及另一绝缘材料313展现蚀刻选择性。第一牺牲材料314可包括掩模材料、光致抗蚀剂材料、包括碳的材料(例如旋涂碳(SoC)材料)及氧化铝中的一或多者。在一些实施例中，第一牺牲材料314包括例如旋涂碳的碳。

参考图3D，可使第一牺牲材料314的一部分凹进到开口315(图3B)内，且可在横向方向上(在图3D中说明的视图中从左到右)移除层面间区域305中的绝缘材料312及另一绝缘材料313的一部分。微电子装置300可经暴露于所谓的“清除浮渣”工艺，其中微电子装置300经暴露于氟化等离子体以基本上移除对应于开口315(图3B)的位置处的第一牺牲材料314的残留物，且基本上不移除第一牺牲材料314的其它部分。

第一牺牲材料314可通过例如将第一牺牲材料314暴露于包括氧气及氮气(N

在使第一牺牲材料314凹进之后，绝缘材料312及另一绝缘材料313的暴露侧壁可经暴露于干蚀刻剂以形成锥形侧壁326。通过非限制性实例，绝缘材料312及另一绝缘材料313的侧壁可经暴露于包括CF

参考图3E，在形成锥形侧壁326之后，可移除第一牺牲材料314(图3D)。举例来说，第一牺牲材料314可经暴露于包括氧气的干蚀刻剂以从开口315移除第一牺牲材料314，且基本上不移除绝缘材料312或另一绝缘材料313。

第二牺牲材料317(其在本文中还可称为“牺牲衬层”)可经形成于移除第一牺牲材料314(图3D)之后留下的开口内。在一些实施例中，第二牺牲材料317子共形地形成于开口315内。换句话说，第二牺牲材料317可非共形地上覆于开口315内的基本上所有暴露表面或基本上填充整个开口315。仅通过实例，第二牺牲材料317可共形地形成于第一层面结构301及层面间区域305中的绝缘材料312及另一绝缘材料313的侧壁上(且可不形成于源极结构304的横向延伸表面之上)。第二牺牲材料317可通过ALD、CVD、PVD、PECVD及LPCVD中的一或多者形成。在一些实施例中，第二牺牲材料317包括氮化钛。

在开口315内形成第二牺牲材料317之后，可在第二牺牲材料317之上及开口315内形成第三牺牲材料319。第三牺牲材料319可包括例如钨。在一些实施例中，第三牺牲材料319子共形地形成于开口315内，使得形成空隙321。换句话说，第三牺牲材料319可非共形地上覆于开口的基本上所有表面且可不基本上填充整个开口。换句话说，开口315的一部分(例如空隙321)可基本上不含第三牺牲材料319。举例来说，开口315的一部分可保持不含第二牺牲材料317及第三牺牲材料319。

在形成第二牺牲材料317及第三牺牲材料319之后，可移除开口外的第二牺牲材料317及第三牺牲材料319的部分。举例来说，微电子装置300可经暴露于CMP工艺以从最上绝缘材料312的表面移除第二牺牲材料317及第三牺牲材料319的部分。

参考图3F，可相邻于层面间结构305(例如，在层面间结构305之上)形成第二层面结构303。第二层面结构303可包含绝缘材料312及另一绝缘材料313的层级310。在形成第二层面结构303之后，可形成穿过第二层面结构303的层级310的开口325。开口325可依基本上相同于形成开口315(图3B)的方式形成。

第一层面结构301内的第二牺牲材料317及第三牺牲材料319可保护第一层面结构301内的材料免于在第二层面结构303中形成开口325期间受非所要损坏。举例来说，因为第一层面结构301的开口315(图3B)包含第二牺牲材料317及第三牺牲材料319，所以第一层面结构301的绝缘材料312及另一绝缘材料313基本上不会在第二层面结构303中形成开口325期间受损坏。另外，接近第二层面结构303的层面间区域305的上部中的直径D

在第二层面结构303中形成开口325之后，可将微电子装置结构300暴露于额外处理行为以形成图1A到图1C的微电子装置100。举例来说，第三牺牲材料319及第二牺牲材料317可通过开口325从第一层面结构301移除。第三牺牲材料319及第二牺牲材料317可通过将第三牺牲材料319及第二牺牲材料317暴露于例如氢氟酸、硝酸、氢氧化铵、过氧化氢、乙酸及水中的一或多者的湿蚀刻剂来移除。然而，本发明不限于此，且第三牺牲材料319及第二牺牲材料317可使用除所描述的蚀刻化学物之外的蚀刻化学物来移除。

在移除第三牺牲材料319及第二牺牲材料317之后，可在延伸穿过第二层面结构303、层面间区域305及第一层面结构301的开口325内形成沟道材料(例如沟道材料120(图1A))。电绝缘材料(例如电绝缘材料124(图1A))可经形成于开口内以留在沟道材料之间形成支柱(例如支柱118(图1A))。

在一些实施例中，可形成穿过第二层面结构303、层面间结构305及第一层面结构301的开口，其可称为“狭缝”(未展示)。在形成狭缝之后，可例如藉由通过狭缝将另一绝缘材料313暴露于湿蚀刻化学物来移除另一绝缘材料313。湿蚀刻化学物可包括例如硝酸。在移除另一绝缘材料313之后，可在通过移除另一绝缘材料313留下的至少一些空间中形成电介质材料(例如电介质材料122(图1A))。可相邻于电介质材料122形成导电材料(例如导电材料114(图1A))以形成存储器单元(例如存储器单元130(图1A))。在其它实施例中，可形成例如存储器单元140(图1C)的存储器单元而非存储器单元130。因为另一绝缘材料313被移除且用导电材料替换，所以工艺在本文中可称为所谓的“替换栅极”工艺。

在形成存储器单元之后，可在微电子装置结构300之上形成绝缘材料(例如绝缘材料132(图1A))。开口可经形成于绝缘材料中对应于支柱(例如支柱118(图1A))的位置处且用导电材料填充以相邻于电绝缘材料124(例如，在电绝缘材料124之上)形成导电接点(例如导电接点134(图1A))。导电线(例如导电线136(图1A))可经形成于绝缘材料132之上且可电连接到导电接点134以形成图1A的微电子装置100。

因此，在一些实施例中，一种形成微电子装置的方法包括：在层面间区域及第一层面结构中形成开口，所述第一层面结构包括第一绝缘材料与第二绝缘材料的交替层阶；在所述开口中形成第一牺牲材料；从所述层面间区域移除所述第一牺牲材料的一部分以暴露所述层面间区域中的所述第一绝缘材料及所述第二绝缘材料的侧壁；移除所述层面间区域中的所述第一绝缘材料及所述第二绝缘材料的一部分以在所述层面间区域中形成锥形侧壁；从所述开口移除所述第一牺牲材料的剩余部分；及在所述开口中形成至少一第二牺牲材料。

图4A到图4D是说明根据本发明的实施例的形成微电子装置结构400的方法的简化横截面图。参考图4A，可形成基本上相同于上文参考图3C描述的微电子装置结构300的微电子装置结构400，只是微电子装置结构400包含可不同于第一牺牲材料314的第一牺牲材料414。第一牺牲材料414可包括例如氧化铝(Al

参考图4B，可移除层面间区域305内的第一牺牲材料414的一部分以形成由锥形侧壁426界定的开口415。锥形侧壁426可基本上相同于上文参考图3D描述的锥形侧壁326且可相对于第一层面结构301中的第一牺牲材料414的侧壁依从约2°到约15°的一角度定向，例如从约2°到约4°、从约4°到约7°、从约7°到约10°或从约10°到约15°。

通过非限制性实例，第一牺牲材料414可通过将第一牺牲材料414暴露于包括例如CF

参考图4C，可用第二牺牲材料417填充开口415(图4B)。第二牺牲材料417可展现相对于第一牺牲材料414的蚀刻选择性。在一些实施例中，第二牺牲材料417包括钨。在其它实施例中，第二牺牲材料417包括多晶硅。

可例如通过CMP移除最上绝缘材料312的表面上的第二牺牲材料417的部分。

参考图4D，可相邻于层面间结构305(例如，在层面间结构305之上)形成第二层面结构303，如上文参考图3F描述。在形成第二层面结构303之后，可形成穿过第二层面结构303的层级310的开口425。开口425可依基本上相同于形成开口315(图3B)的方式形成。

第一层面结构301及层面间区域305内的第一牺牲材料414及第二牺牲材料417可保护第一层面结构301内的材料免于在第二层面结构303中形成开口425期间受非所要损坏，如上文参考图3F描述。

在第二层面结构303中形成开口425之后，可将微电子装置结构400暴露于额外处理行为以形成图1A的微电子装置100。举例来说，第一牺牲材料414及第二牺牲材料417可通过开口425从第一层面结构301移除。第二牺牲材料417可通过将第二牺牲材料417暴露于氢氧化铵、过氧化氢、水、氢氟酸及硝酸中的一或多者来移除。第一牺牲材料414可通过将第一牺牲材料414暴露于磷酸、盐酸及乙酸中的一或多者来移除。

在移除第一牺牲材料414及第二牺牲材料417之后，可形成例如图1A的微电子装置100的微电子装置，如上文参考图3F描述。举例来说，可形成穿过第二层面结构303、层面间结构305及第一层面结构301的狭缝(未展示)。在形成狭缝之后，可例如藉由通过狭缝将绝缘材料312暴露于湿蚀刻化学物来移除绝缘材料312。湿蚀刻化学物可包括例如硝酸。在移除绝缘材料312之后，可在通过移除绝缘材料312留下的至少一些空间中形成电介质材料(例如电介质材料122(图1A))。可相邻于电介质材料形成导电材料(例如导电材料114(图1A))以形成存储器单元(例如存储器单元130(图1A))。在其它实施例中，可形成例如存储器单元140(图1C)的存储器单元而非存储器单元130。因为绝缘材料312被移除且用导电材料替换，所以工艺在本文中可称为所谓的“替换栅极”工艺。

在形成存储器单元之后，可在微电子装置结构300之上形成绝缘材料(例如绝缘材料132(图1A))。开口可经形成于绝缘材料中对应于支柱(例如支柱118(图1A))的位置处且用导电材料填充以形成导电接点(例如导电接点134(图1A))。导电线(例如导电线136(图1A))可经形成于绝缘材料之上且可电连接到导电接点以形成图1A的微电子装置100。

因此，在至少一些实施例中，一种形成微电子装置的方法包括：在延伸穿过层面间区域及第一层面结构的开口中形成第一牺牲材料，所述层面间区域及所述第一层面结构包括交替第一绝缘材料与第二绝缘材料；使所述层面间区域中的所述第一牺牲材料及所述层面间区域中的所述第一绝缘材料及所述第二绝缘材料的一部分凹进以在所述层面间区域中形成具有比所述第一层面结构中的所述开口的直径大的直径的凹进部分；用第二牺牲材料填充所述层面间区域中的所述凹部；及在所述层面间区域之上形成第二层面结构且形成穿过所述第二层面结构的开口以暴露所述第二牺牲材料。

图5A到图5F说明根据本发明的实施例的形成例如图2的微电子装置结构200的微电子装置结构500的方法。参考图5A，可形成基本上相同于上文参考图3C描述的微电子装置结构300的微电子装置结构500。

在形成第一牺牲材料314且从最上绝缘材料312的表面移除第一牺牲材料314之后，可在最上绝缘材料312之上形成掩模材料502。掩模材料502可包含第一材料504、第一材料504之上的第二材料506及第二材料506之上的第三材料508。第一材料504可包含例如碳材料，例如含碳掩模。第二材料506可包含硬掩模材料，例如(举例来说)电介质抗反射涂层(DARC)。第三材料508可包含例如光致抗蚀剂材料。

参考图5B，可形成穿过掩模材料502且穿过层面间区域305的一部分的凹部515。可移除层面间区域305的一部分以形成凹部515。凹部515可延伸穿过最上绝缘材料312、相邻于另一绝缘材料313及绝缘材料312中的另一者的一部分。在移除层面间区域305的部分之后，可通过凹部515移除层面间区域305中的第一牺牲材料314的一部分。

凹部515的直径D

参考图5C，可从微电子装置结构500移除掩模材料502(图5B)及第一牺牲材料314(图5B)的剩余部分。在一些实施例中，掩模材料502可例如通过剥离掩模材料502来移除。举例来说，掩模材料502可通过将掩模材料502暴露于经配制以移除掩模材料502的溶剂来移除。

在一些实施例中，第一牺牲材料314通过将第一牺牲材料314暴露于包括氧气的干蚀刻剂来移除，且基本上不移除另一绝缘材料313或绝缘材料312，如上文参考图3E描述。从第一层面结构301移除第一牺牲材料314可使开口525延伸穿过第一层面结构301。

参考图5D，在移除第一牺牲材料314之后，可在开口525(图5C)内形成第二牺牲材料517。第二牺牲材料517可基本上相同于上文参考图3E描述的第二牺牲材料317。举例来说，第二牺牲材料517可子共形地形成于开口525内。在一些实施例中，第二牺牲材料517包括氮化钛。

在开口525(图5C)内形成第二牺牲材料517之后，可在开口525内的第二牺牲材料517之上形成第三牺牲材料519。第三牺牲材料519可基本上相同于上文参考图3E描述的第三牺牲材料319。举例来说，第三牺牲材料519可包括钨且可子共形地形成于开口525内。因此，开口525的一部分可保持不含第二牺牲材料517及第三牺牲材料519。

在形成第二牺牲材料517及第三牺牲材料519之后，可移除开口525外的第二牺牲材料517及第三牺牲材料519的部分。举例来说，微电子装置结构500可经暴露于CMP工艺以从最上绝缘材料312的表面移除第二牺牲材料517及第三牺牲材料519的部分。

参考图5E，可相邻于层面间结构305(例如，在层面间结构305之上)形成第二层面结构303。第二层面结构303可包含绝缘材料312及另一绝缘材料313的层级310。在形成第二层面结构303之后，可形成穿过第二层面结构303的层级310的开口530。开口530可依基本上相同于形成开口315(图3B)的方式形成。

第一层面结构301内的第二牺牲材料517及第三牺牲材料519可保护第一层面结构301内的材料免于在第二层面结构303中形成开口530期间受非所要损坏。

参考图5F，在第二层面结构303中形成开口530之后，可将微电子装置结构500暴露于额外处理行为以形成图2的微电子装置200。举例来说，第三牺牲材料519及第二牺牲材料517可通过开口530从第一层面结构301移除。第三牺牲材料519及第二牺牲材料517可通过将第三牺牲材料519及第二牺牲材料517暴露于例如氢氟酸、硝酸、氢氧化铵、过氧化氢、乙酸及水中的一或多者的湿蚀刻剂来移除。然而，本发明不限于此，且第三牺牲材料519及第二牺牲材料517可使用除所描述的蚀刻化学物之外的蚀刻化学物来移除。

在移除第三牺牲材料519及第二牺牲材料517之后，可在延伸穿过第二层面结构303、层面间区域305及第一层面结构301的开口内形成沟道材料(例如沟道材料120(图1A))。电绝缘材料(例如电绝缘材料124(图1A))可经形成于开口内以留在沟道材料之间形成支柱(例如支柱118(图1A))。

在形成支柱之后，可进一步处理微电子装置结构500以形成存储器单元(如上文参考图3F描述)以形成图2的微电子装置结构200。举例来说，可形成穿过第二层面结构303、层面间结构305及第一层面结构301的狭缝(未展示)。在形成狭缝之后，可例如藉由通过狭缝将绝缘材料312暴露于湿蚀刻化学物来移除绝缘材料312。湿蚀刻化学物可包括例如硝酸。在移除绝缘材料312之后，可在通过移除绝缘材料312留下的至少一些空间中形成电介质材料(例如电介质材料122(图1A))。可相邻于电介质材料形成导电材料(例如导电材料114(图1A))以形成存储器单元(例如存储器单元130(图1A))。在其它实施例中，可形成例如存储器单元140(图1C)的存储器单元而非存储器单元130。

在形成存储器单元之后，可在微电子装置结构300之上形成绝缘材料(例如绝缘材料132(图1A))。开口可经形成于绝缘材料中对应于支柱(例如支柱118(图1A))的位置处且用导电材料填充以形成导电接点(例如导电接点134(图1A))。导电线(例如导电线136(图1A))可经形成于绝缘材料之上且可电连接到导电接点以形成图1A的微电子装置100。

图6A到图6D说明根据本发明的实施例的形成例如图2的微电子装置200的微电子装置结构600的另一方法。参考图6A，可形成基本上相同于上文参考图3C描述的微电子装置结构300的微电子装置结构600，只是微电子装置结构600可不包含第一牺牲材料314，而是可包含延伸穿过第一层面结构301及层面间区域305的开口605。

参考图6B，可在开口605内形成第一牺牲材料606。可相邻于第一牺牲材料606且在开口605的剩余部分内形成第二牺牲材料608。第一牺牲材料606可包括例如氧化铝。第二牺牲材料608可展现相对于第一牺牲材料606、绝缘材料312及另一绝缘材料313的蚀刻选择性。在一些实施例中，第二牺牲材料608包括钨。

参考图6C，可移除层面间区域305中的第一牺牲材料606的一部分以暴露层面间区域305内的绝缘材料312及另一绝缘材料313的侧壁。在移除第一牺牲材料606的部分之后，可将层面间区域305内的绝缘材料312及另一绝缘材料313的暴露侧壁暴露于一或多种蚀刻剂以移除层面间区域305内的绝缘材料312及另一绝缘材料313的部分(例如横向部分)且相邻于第二牺牲材料608的上部形成开口610。开口610的直径可对应于上文参考图2描述的直径D

参考图6D，可用第三牺牲材料612填充开口610(图6C)。第三牺牲材料612可包括氮化钛、多晶硅及氧化铝中的一或多者。在一些实施例中，第三牺牲材料612包括氮化钛。在其它实施例中，第三牺牲材料612包括相同于第一牺牲材料606的材料组合物。

在开口610内形成第三牺牲材料612之后，可在层面间结构305之上形成第二层面结构303，如上文参考图5E描述。可形成穿过第二层面结构303的开口以暴露层面间区域305内的第二牺牲材料608及第三牺牲材料612。可移除第二牺牲材料608及第三牺牲材料612。举例来说，第三牺牲材料612可如上文参考第二牺牲材料517(图5E)的移除描述那样来移除。第二牺牲材料608可如上文参考第三牺牲材料519(图5E)的移除描述那样来移除。在移除第三牺牲材料612及第二牺牲材料608之后，可通过例如将第一牺牲材料606暴露于包括例如CF

在移除第三牺牲材料612、第二牺牲材料608及第一牺牲材料606之后，可制造微电子装置结构600以形成图2的微电子装置200，如上文参考图5F描述。举例来说，沟道材料(例如沟道材料120(图1A))可经形成于延伸穿过第二层面结构303、层面间区域305及第一层面结构301的开口内。电绝缘材料(例如电绝缘材料124(图1A))可经形成于开口内以留在沟道材料之间形成支柱(例如支柱118(图1A))。

在形成支柱之后，可进一步处理微电子装置结构600以形成存储器单元(如上文参考图3F描述)以形成图2的微电子装置结构200。

因此，在一些实施例中，一种形成微电子装置的方法包括：在层面间区域及相邻于所述层面间区域的第一层面结构的开口中形成第一牺牲材料及第二牺牲材料；移除所述层面间区域中的所述第一牺牲材料的一部分以暴露所述层面间区域的侧壁；移除所述层面间区域的一部分；在所述第二牺牲材料与所述层面间区域之间形成第三牺牲材料，所述第三牺牲材料具有比所述第二牺牲材料大的尺寸；及在所述层面间区域之上形成第二层面结构。

尽管已将图3A到图6D描述且说明为包含通过替换栅极工艺形成微电子装置结构300、400、500、600，但本发明不限于此。在其它实施例中，第一层面结构301及第二层面结构303可包含绝缘材料312与导电材料的交替层阶。换句话说，微电子装置结构300、400、500、600可经形成有绝缘材料312与导电材料的交替层阶而非绝缘材料312与另一绝缘材料313的交替层阶。在一些此类实施例中，开口(例如开口315、325、415、425、530、605)可穿过绝缘材料312与导电材料的交替层阶形成于微电子装置300、400、500、600中，且微电子装置可通过所谓的“先栅极”工艺形成。

根据本文中描述的方法形成的微电子装置结构300、400、500、600可包括所谓的3DNAND快闪存储器装置。微电子装置结构300、400、500、600可包含在层面间区域305内比在第一层面结构301或第二层面结构303内宽的支柱(例如支柱118(图1A)、218(图2))。本文中描述的方法及结构可导致减少层面间字线泄漏(例如，减少第一层面结构101、201(图1A、图2)的导电材料114(图1A、图2)与第二层面结构103、203(图1A、图2))的导电材料114之间的电流泄漏。另外，支柱118、218可基本上垂直，且支柱118、218可不展现来自第一层面结构101、201中的蚀刻的损坏，因为微电子装置结构300、400、500、600经形成有牺牲材料，如本文中描述。

根据本发明的实施例的在第一层面结构(例如第一层面结构101、201)与第二层面结构(例如第二层面结构103、203)之间包含层面间区域(例如层面间区域105、205)的微电子装置(例如微电子装置100、200)可用于电子系统中。举例来说，图7是根据本发明的实施例的说明性电子系统703的框图。电子系统703可包括例如计算机或计算机硬件组件、服务器或其它联网硬件组件、蜂窝电话、数码相机、个人数字助理(PDA)、便携式媒体(例如音乐)播放器、Wi-Fi或启用蜂窝的平板计算机(例如(举例来说)

电子系统703可进一步包含至少一个电子信号处理器装置707(通常称为“微处理器”)。电子信号处理器装置707可任选地包含本文中先前描述的微电子装置的实施例(例如微电子装置100、200)。电子系统703可进一步包含用于由用户将信息输入到电子系统703中的一或多个输入装置709，例如(举例来说)鼠标或其它指示装置、键盘、触摸垫、按钮或控制面板。电子系统703可进一步包含用于将信息(例如视觉或音频输出)输出给用户的一或多个输出装置711，例如(举例来说)监视器、显示器、打印机、音频输出插孔、扬声器等。在一些实施例中，输入装置709及输出装置711可包括可用于将信息输入到电子系统703同时将视觉信息输出给用户的单个触摸屏装置。输入装置709及输出装置711可与存储器装置705及电子信号处理器装置707中的一或多者电通信。

参考图8，描绘基于处理器的系统800。基于处理器的系统800可包含根据本发明的实施例制造的各种电子装置。基于处理器的系统800可为各种类型中的任何者，例如计算机、传呼机、蜂窝电话、个人备忘录、控制电路或其它电子装置。基于处理器的系统800可包含用于控制基于处理器的系统800中的系统功能及请求的处理的一或多个处理器802，例如微处理器。基于处理器的系统800的处理器802及其它子组件可包含根据本发明的实施例制造的微电子装置(例如微电子装置100、200)。

基于处理器的系统800可包含可操作地与处理器802通信的电源804。举例来说，如果基于处理器的系统800是便携式系统，那么电源804可包含燃料电池、电力收集装置、永久电池、可更换电池及可再充电电池中的一或多者。电源804还可包含AC适配器；因此，基于处理器的系统800可插入到例如壁式插座中。电源804还可包含DC适配器，使得基于处理器的系统800可插入到例如车辆打火机或车辆电源端口中。

各种其它装置可取决于基于处理器的系统800执行的功能来耦合到处理器802。举例来说，用户接口806可耦合到处理器802。用户接口806可包含输入装置，例如按钮、开关、键盘、光笔、鼠标、数字化器及触笔、触摸屏、语音辨识系统、麦克风或其组合。显示器808也可耦合到处理器802。显示器808可包含LCD显示器、SED显示器、CRT显示器、DLP显示器、等离子体显示器、OLED显示器、LED显示器、三维投影、音频显示器或其组合。此外，RF子系统/基带处理器810也可耦合到处理器802。RF子系统/基带处理器810可包含耦合到RF接收器及RF发射器(未展示)的天线。通信端口812或多于一个通信端口812也可耦合到处理器802。通信端口812可经调适以耦合到一或多个外围装置814(例如调制解调器、打印机、计算机、扫描仪或相机)或网络(例如(举例来说)局域网、远程局域网、内部网或因特网)。

处理器802可通过实施存储于存储器中的软件程序来控制基于处理器的系统800。软件程序可包含例如操作系统、数据库软件、绘图软件、字处理软件、媒体编辑软件或媒体播放软件。存储器可操作地耦合到处理器802以存储各种程序及促进各种程序的执行。举例来说，处理器802可耦合到系统存储器816，系统存储器816可包含自旋力矩转移磁性随机存取存储器(STT-MRAM)、磁性随机存取存储器(MRAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、赛道存储器及其它已知存储器类型中的一或多者。系统存储器816可包含易失性存储器、非易失性存储器或其组合。系统存储器816通常较大，使得其可存储动态加载的应用程序及数据。在一些实施例中，系统存储器816可包含例如上述微电子装置(例如微电子装置结构100、200)或其组合的微电子装置。

处理器802还可耦合到非易失性存储器818，此不暗示系统存储器816必然是易失性的。非易失性存储器818可包含STT-MRAM、MRAM、只读存储器(ROM)(例如EPROM、电阻只读存储器(RROM))及与系统存储器816一起使用的快闪存储器中的一或多者。非易失性存储器818的大小通常经选择以恰好大到足以存储任何所需操作系统、应用程序及固定数据。另外，非易失性存储器818可包含高容量存储器，例如磁盘驱动存储器，例如(举例来说)包含电阻存储器或其它类型的非易失性固态存储器的混合驱动。非易失性存储器818可包含例如上述微电子装置(例如微电子装置结构100、200)或其组合的微电子装置。

因此，在一些实施例中，一种电子装置包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置。所述存储器装置包括：层面间区域，其介于第一层面结构与第二层面结构之间，所述第一层面结构及所述第二层面结构中的每一者包括导电材料与绝缘材料的交替层阶；及沟道材料，其延伸穿过所述第二层面结构、所述层面间区域及所述第一层面结构，所述沟道材料在所述层面间区域中具有比在所述第一层面结构及所述第二层面结构中大的直径，所述层面间区域中的所述沟道材料的侧壁相对于所述第一层面结构中的所述沟道材料的侧壁依一角度定向。

下文将阐述本发明的额外非限制性实例实施例。

实施例1：一种形成微电子装置的方法，所述方法包括：在层面间区域及第一层面结构中形成开口，所述第一层面结构包括第一绝缘材料与第二绝缘材料的交替层阶；在所述开口中形成第一牺牲材料；从所述层面间区域移除所述第一牺牲材料的一部分以暴露所述层面间区域中的所述第一绝缘材料及所述第二绝缘材料的侧壁；移除所述层面间区域中的所述第一绝缘材料及所述第二绝缘材料的一部分以在所述层面间区域中形成锥形侧壁；从所述开口移除所述第一牺牲材料的剩余部分；及在所述开口中形成至少一第二牺牲材料。

实施例2：根据实施例1所述的方法，其中在所述开口中形成至少一第二牺牲材料包括用所述第二牺牲材料填充少于所述开口的整个体积。

实施例3：根据实施例1或实施例2所述的方法，其中在所述开口中形成至少一第二牺牲材料包括在所述开口内形成包括氮化钛的衬层材料及在所述开口中相邻于所述氮化钛形成包括钨的第三牺牲材料。

实施例4：根据实施例1到3中任一实施例所述的方法，其中移除所述层面间区域中的所述第一绝缘材料及所述第二绝缘材料的一部分包括形成相对于所述第一层面结构中的所述第一牺牲材料的侧壁具有从约2°到约15°的一角度的所述锥形侧壁。

实施例5：根据实施例1到4中任一实施例所述的方法，其进一步包括在所述开口中形成所述至少一第二牺牲材料之后在所述第一层面结构之上形成第二层面结构。

实施例6：根据实施例5所述的方法，其进一步包括在所述至少一第二牺牲材料位于所述第一层面结构的所述开口中时形成穿过所述第二层面结构的开口。

实施例7：根据实施例6所述的方法，其进一步包括在形成穿过所述第二层面结构的所述开口之后移除所述至少一第二牺牲材料。

实施例8：根据实施例1到7中任一实施例所述的方法，其中在所述开口中形成至少一第二牺牲材料包括形成在所述层面间区域中具有比在所述第一层面结构中大的尺寸的所述至少一第二牺牲材料。

实施例9：根据实施例1到8中任一实施例所述的方法，在所述层面间区域之上形成第二层面结构；形成穿过所述第二层面结构的开口；从所述第一层面结构移除所述至少一第二牺牲材料；及在所述第二层面结构、所述层面间区域及所述第一层面结构的所述开口中形成沟道材料，所述沟道材料在所述第二层面结构接近处具有比在所述第一层面结构处大的直径。

实施例10：一种形成微电子装置的方法，所述方法包括：在层面间区域及相邻于所述层面间区域的第一层面结构的开口中形成第一牺牲材料及第二牺牲材料；移除所述层面间区域中的所述第一牺牲材料的一部分以暴露所述层面间区域的侧壁；移除所述层面间区域的一部分；在所述第二牺牲材料与所述层面间区域之间形成第三牺牲材料，所述第三牺牲材料具有比所述第二牺牲材料大的尺寸；及在所述层面间区域之上形成第二层面结构。

实施例11：根据实施例10所述的方法，其进一步包括形成穿过所述第二层面结构的开口以暴露所述第二牺牲材料及所述第三牺牲材料。

实施例12：根据实施例11所述的方法，其进一步包括在形成穿过所述第二层面结构的开口之后通过所述第二层面结构中的所述开口移除所述第一牺牲材料、所述第二牺牲材料及所述第三牺牲材料。

实施例13：根据实施例12所述的方法，其中移除所述第一牺牲材料、所述第二牺牲材料及所述第三牺牲材料包括在所述层面间区域中形成具有比所述第一层面结构及所述第二层面结构中的所述开口大的直径的所述开口。

实施例14：根据实施例13所述的方法，其中在所述层面间区域中形成具有比所述第一层面结构及所述第二层面结构中的所述开口大的直径的所述开口包括在所述层面间区域中形成具有包括基本上均匀直径的所述更大直径的所述开口。

实施例15：根据实施例10到14中任一实施例所述的方法，其进一步包括形成延伸穿过所述第二层面结构、所述层面间区域及所述第一层面结构的沟道材料，所述沟道材料在所述层面间区域中具有比在所述第一层面结构及所述第二层面结构中大的直径。

实施例16：根据实施例10到15中任一实施例所述的方法，其中：形成第一牺牲材料包括形成氧化铝；形成第二牺牲材料包括形成钨；且形成第三牺牲材料包括形成氮化钛。

实施例17：一种形成微电子装置的方法，所述方法包括：在延伸穿过层面间区域及第一层面结构的开口中形成第一牺牲材料，所述层面间区域及所述第一层面结构包括交替第一绝缘材料与第二绝缘材料；使所述层面间区域中的所述第一牺牲材料及所述层面间区域中的所述第一绝缘材料及所述第二绝缘材料的一部分凹进以在所述层面间区域中形成具有比所述第一层面结构中的所述开口的直径大的直径的凹进部分；用第二牺牲材料填充所述层面间区域中的所述凹部；及在所述层面间区域之上形成第二层面结构且形成穿过所述第二层面结构的开口以暴露所述第二牺牲材料。

实施例18：根据实施例17所述的方法，移除所述第二牺牲材料及所述第一牺牲材料以形成延伸穿过所述第二层面结构、所述层面间区域及所述第一层面结构的开口；及在所述开口中形成沟道区域，所述沟道区域包括所述层面间区域中的成角度侧壁且在所述层面间区域中具有比在所述第一层面结构及所述第二层面结构中大的直径。

实施例19：根据实施例17或实施例18所述的方法，其中：形成第一牺牲材料包括形成氧化铝；且形成第二牺牲材料包括形成钨。

实施例20：根据实施例17到19中任一实施例所述的方法，其中在延伸穿过层面间区域的开口中形成第一牺牲材料包括在延伸穿过包括二氧化硅与氮化硅的交替层阶的层面间区域的开口中形成所述第一牺牲材料。

实施例21：根据实施例17到19中任一实施例所述的方法，其中在所述层面间区域中形成凹进部分包括形成具有相对于所述第一层面结构中的所述开口的侧壁依从约2°到约15°的一角度定向的侧壁的所述层面间区域。

实施例22：一种微电子装置，其包括：第一层面结构，其包括绝缘材料与导电材料的交替层阶；层面间区域，其相邻于所述第一层面结构且包括所述绝缘材料与另一绝缘材料的交替层阶；第二层面结构，其相邻于所述层面间区域且包括所述绝缘材料与所述导电材料的交替层阶；及支柱，其包括延伸穿过所述第一层面结构、所述层面间区域及所述第二层面结构的沟道材料，所述层面间区域内的所述沟道材料的侧壁相对于所述第一层面结构及所述第二层面结构内的所述沟道材料的所述侧壁渐缩。

实施例23：根据实施例22所述的微电子装置，其中所述沟道材料在所述第二层面结构接近处具有比在所述第一层面结构接近处大的直径。

实施例24：根据实施例22或实施例23所述的微电子装置，其中所述绝缘材料与所述另一绝缘材料的所述交替层阶包括二氧化硅与氮化硅的交替层阶。

实施例25：根据实施例22到24中任一实施例所述的微电子装置，其中所述层面间区域内的所述沟道材料的所述侧壁相对于所述第一层面结构中的所述沟道材料的所述侧壁依从约4°到约7°的一角度定向。

实施例26：根据实施例22到25中任一实施例所述的微电子装置，其进一步包括所述第一层面结构及所述第二层面结构的所述沟道材料与所述导电材料之间的电介质材料。

实施例27：一种电子装置，其包括：输入装置；输出装置；处理器装置，其可操作地耦合到所述输入装置及所述输出装置；及存储器装置，其可操作地耦合到所述处理器装置，所述存储器装置包括：层面间区域，其介于第一层面结构与第二层面结构之间，所述第一层面结构及所述第二层面结构中的每一者包括导电材料与绝缘材料的交替层阶；及沟道材料，其延伸穿过所述第二层面结构、所述层面间区域及所述第一层面结构，所述沟道材料在所述层面间区域中具有比在所述第一层面结构及所述第二层面结构中大的直径，所述层面间区域中的所述沟道材料的侧壁相对于所述第一层面结构中的所述沟道材料的侧壁依一角度定向。

虽然已结合图式描述某些说明性实施例，但所属领域的一般技术人员应认识到及了解，由本发明涵盖的实施例不限于本文中明确展示及描述的那些实施例。确切来说，可在不背离由本发明涵盖的实施例的范围的情况下对本文中描述的实施例做出许多新增、删除及修改，例如权利要求书中主张的那些新增、删除及修改，包含合法等效物。另外，来自一揭示实施例的特征可与另一揭示实施例的特征组合，同时仍涵盖于本发明的范围内。