神经元的膜电位更新方法、类脑神经元器件、处理核

摘要

本公开提供了一种神经元的膜电位更新方法，包括：响应于神经元接收到输入脉冲，获取所述神经元在本次接收到输入脉冲的时刻与在上一次接收到输入脉冲的时刻之间的当前输入时间差；根据所述当前输入时间差和预设泄漏计算模型计算出所述神经元在当前时刻的历史膜电位；根据所述历史膜电位和所述神经元在本次所接收到的输入脉冲计算所述神经元的当前时刻膜电位。本公开还提供了一种类脑神经元器件、处理核、神经形态芯片、电子设备、计算机可读介质。

说明书

技术领域

本公开涉及计算机技术领域，特别涉及一种神经元的膜电位更新方法、类脑神经元器件、处理核、神经形态芯片、电子设备、计算机可读介质。

背景技术

神经形态芯片(Neuromorphic chip)拟采用电子技术模拟已经被证明了的生物脑的运作规则，从而构建类似于生物脑的电子芯片，神经形态芯片的每个核内均包含有一组类脑神经元器件，这些类脑神经元器件通过模拟作为脑神经网络基本单元的生物神经元的结构和信息传递方式以实现信息的处理。

发明内容

本公开提供一种神经元的膜电位更新方法、类脑神经元器件、处理核、神经形态芯片、电子设备、计算机可读介质。

第一方面，本公开提供了一种神经元的膜电位更新方法，该神经元的膜电位更新方法包括：

响应于神经元接收到输入脉冲，获取所述神经元在本次接收到输入脉冲的时刻与在上一次接收到输入脉冲的时刻之间的当前输入时间差；

根据所述当前输入时间差和预设泄漏计算模型计算出所述神经元在当前时刻的历史膜电位；

根据所述历史膜电位和所述神经元在本次所接收到的输入脉冲计算所述神经元的当前时刻膜电位。

第二方面，本公开提供了一种类脑神经元器件，该类脑神经元器件包括：

时间差获取模块，用于响应于接收到输入脉冲，获取类脑神经元器件在本次接收到输入脉冲的时刻与在上一次接收到输入脉冲的时刻之间的当前输入时间差；

第一计算模块，用于根据所述当前输入时间差和预设泄漏计算模型计算出所述神经元在当前时刻的历史膜电位；

第二计算模块，用于根据所述第一计算模块所确定的所述历史膜电位和所述神经元在本次所接收到的输入脉冲计算所述神经元的当前时刻膜电位。

第三方面，本公开提供了一种处理核，该处理核包括多个上述类脑神经元器件。

第四方面，本公开提供了一种神经形态芯片，该神经形态芯片包括多个上述处理核。

第五方面，本公开提供了一种电子设备，该电子设备包括：多个处理核；以及，片上网络，被配置为交互所述多个处理核间的数据和外部数据；其中，一个或多个所述处理核中存储有一个或多个指令，一个或多个所述指令被一个或多个所述处理核执行，以使一个或多个所述处理核能够执行上述的神经元的膜电位更新方法。

第六方面，本公开提供了一种计算机可读介质，其上存储有计算机程序，其中，所述计算机程序在被处理核执行时实现上述的神经元的膜电位更新方法。

本公开所提供的神经元的膜电位更新方法、类脑神经元器件、处理核、神经形态芯片、电子设备、计算机可读介质，利用预设的泄漏计算模型使类脑神经元器件仅在接收到输入脉冲时才对当前时刻膜电位进行计算，使得类脑神经元器件在未接收到输入脉冲时能够处于休眠状态，从而避免了类脑神经元器件每时每刻都进行膜电位的检测和计算，进而降低了神经元形态芯片的功耗。

应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。

附图说明

附图用来提供对本公开的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开，并不构成对本公开的限制。通过参考附图对详细示例实施例进行描述，以上和其他特征和优点对本领域技术人员将变得更加显而易见，在附图中：

图1为本公开实施例提供的一种神经元的膜电位更新方法的流程图；

图2为本公开实施例提供的另一种神经元的膜电位更新方法的流程图；

图3为本公开实施例提供的又一种神经元的膜电位更新方法的流程图；

图4为本公开实施例提供的再一种神经元的膜电位更新方法的流程图；

图5为本公开实施例提供的一种类脑神经元器件的组成框图；

图6为本公开实施例提供的另一种类脑神经元器件的组成框图；

图7为本公开实施例提供的又一种类脑神经元器件的组成框图；

图8为本公开实施例提供的一种电子设备的组成框图。

具体实施方式

为使本领域的技术人员更好地理解本公开的技术方案，以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。

在不冲突的情况下，本公开各实施例及实施例中的各特征可相互组合。

如本文所使用的，术语“和/或”包括一个或多个相关列举条目的任何和所有组合。

本文所使用的术语仅用于描述特定实施例，且不意欲限制本公开。如本文所使用的，单数形式“一个”和“该”也意欲包括复数形式，除非上下文另外清楚指出。还将理解的是，当本说明书中使用术语“包括”和/或“由……制成”时，指定存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或其群组。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。

除非另外限定，否则本文所用的所有术语(包括技术和科学术语)的含义与本领域普通技术人员通常理解的含义相同。还将理解，诸如那些在常用字典中限定的那些术语应当被解释为具有与其在相关技术以及本公开的背景下的含义一致的含义，且将不解释为具有理想化或过度形式上的含义，除非本文明确如此限定。

相关技术中，类脑神经元器件在进行膜电位更新的过程中，在每个时间步到达时，都计算当前时刻膜电位，具体的，当类脑神经元器件在当前时刻接收到了输入脉冲时，首先将所接收到输入脉冲转化为积分电位，进而将该积分电位与已有膜电位(又称为历史膜电位)求和得到当前时刻膜电位，在计算出当前时刻膜电位后，检测当前时刻膜电位是否达到预设阈值，若未达到，进而计算泄漏电压，以控制当前时刻膜电位以该泄漏电压的量进行降低更新，从而向静息电位靠近；而当类脑神经元器件在当前时刻未接收到输入脉冲时，类脑神经元器件则直接按照膜电位泄露规律计算当前时刻的泄露电压，进而控制当前时刻膜电位以该泄漏电压的量进行降低更新，以向静息电位靠近。其中，时间步是指预先按照预设时间步长将时间进行切片形成的时间间隔，在类脑神经元器件的信息处理过程中，通常以时间步的数量进行计时。

在相关技术中的这种类脑神经元器件的膜电位更新过程中，类脑神经元器件在每个时间步都处于运算状态(计算膜电位、计算泄漏电压等)，这对于大部分时间没有输入的稀疏度较高的网络而言，类脑神经元器件计算频率较高，从而导致芯片产生过多的功耗。针对这一技术问题，本公开提供一种神经元的膜电位更新方法，通过使类脑神经元器件在接收到输入脉冲时才对当前时刻膜电位进行计算，使得类脑神经元器件在未接收到输入脉冲时能够处于休眠状态，从而避免了类脑神经元器件每时每刻都进行膜电位的检测和计算，进而降低了神经形态芯片的功耗。

图1为本公开实施例提供的一种神经元的膜电位更新方法的流程图。

参照图1，本公开实施例提供一种神经元的膜电位更新方法，该方法包括：

步骤S101、响应于神经元接收到输入脉冲，获取神经元在本次接收到输入脉冲的时刻与在上一次接收到输入脉冲的时刻之间的当前输入时间差。

脉冲是由神经元产生动作电位并沿神经元的轴突向后传播的一种信息，通常可采用离散数值表达。本公开实施例中，输入脉冲是指由神经元当前所连接的各前端神经元所发出的脉冲。

本公开实施例中，当神经元未接收到输入脉冲时，神经元处于休眠状态，即神经元不对膜电位进行相关的检测和/或计算，例如，检测膜电位是否超过预设阈值以及计算泄漏电压等；而当神经元接收到输入脉冲时，触发神经元进行膜电位的相关检测和计算。

其中，当前输入时间差为神经元本次接收到输入脉冲与上一次接收到输入脉冲之间的时间间隔，在一些实施例中，该当前输入时间差可以为神经元本次接收到输入脉冲与上一次接收到输入脉冲的时间段内所包含的时间步的数量；在另一些实施例中，该当前输入时间差还可以为神经元本次接收到输入脉冲的时刻与上一次接收到输入脉冲的时刻之间的时长。

为便于理解，下文以当前输入时间差为时间步的数量为例进行说明。

在一些实施例中，作为一种获取当前输入时间差的可选实施方式，可通过预先设置的计数模块获取当前输入时间差。

具体的，在该实施例中，神经元内预设有计数模块，该计数模块在神经元每次接收到输入脉冲时记录预设时间步的累计计数值。

对应的，在该实施例中，步骤S101具体包括：响应于接收到输入脉冲，获取预设的计数模块在上一次接收到输入脉冲的时刻对预设时间步的第一累积计数值，并获取预设的计数模块在本次接收到输入脉冲的时刻对预设时间步的第二累积计数值，将该第一累积计数值与该第二累积计数值的差值确定为当前输入时间差。例如，当神经元接收到输入脉冲时，获取到上一次接收到输入脉冲的时刻对应的时间步的累计值为第100步，即第一累计计数值为100，获取到本次接收到输入脉冲的时刻对应的时间步的累计值为第105步，即第二累计计数值为105，则可确定出当前输入时间差为5。

在另一些实施例中，作为另一种获取当前输入时间差的可选实施方式，可通过计算时间差的方式获取当前输入时间差。

具体的，在该实施例中，神经元每次接收到输入脉冲时，均记录本次接收到输入脉冲的时刻值，例如，记录在存储模块中。

对应的，步骤S101具体包括：计算本次接收到输入脉冲的时刻值与上一次接收到输入脉冲的时刻值的差值，根据该差值与预设时间步的步长比值确定出当前输入时间差。例如，本次接收到输入脉冲的时刻值与上一次接收到输入脉冲的时刻值的差值为0.6ms，预设时间步的步长为0.1ms，则确定出该当前输入时间差为0.6/0.1＝6。

其中，可以在确定当前输入时间差之后对存储模块中已记录的时刻值进行更新，例如，将存储模块中的时刻值更新为本次接收到输入脉冲的时刻值。这样，可以以较小的存储空间确定当前输入时间差，有效节省存储空间。

针对上述两种当前输入时间差的获取方式，在实际应用中，本领域技术人员可以基于实际情况选择其中一种方式进行实施。

步骤S102、根据该当前输入时间差和预设泄漏计算模型计算出神经元在当前时刻的历史膜电位。

本公开实施例中，历史膜电位为神经元在将本次接收到的输入脉冲累积计入神经元的膜电位之前的膜电位。神经元在当前时刻的历史膜电位是指在还未将本次接收到的输入脉冲累计计入神经元的膜电位之前，神经元自上次接收到输入脉冲到本次接收到输入脉冲的时间段内，膜电位按照膜电位泄漏规律进行泄漏后，当前时刻应达到的膜电位。

具体的，本公开实施例中预先建立有泄漏计算模型，该泄漏计算模型用于计算神经元在当前时刻的历史膜电位，该预设泄漏计算模型与神经元在本次接收到输入脉冲的时刻与在上一次接收到输入脉冲的时刻之间的当前输入时间差相关。其中，在当前输入时间差大于或等于目标数值时，根据泄漏计算模型确定得到神经元在本次接收到输入脉冲时的历史膜电位为静息电位。

具体的，在一些实施例中，预设泄漏计算模型包括第一因子和第二因子，该第一因子和第二因子均是与上述当前输入时间差相关的函数。

在一些实施例中，当前输入时间差为神经元在本次接收到输入脉冲的时刻与在上一次接收到输入脉冲的时刻之间所包含的预设时间步的数量，该预设泄漏计算模型可表示为：

其中，n为上一次接收到输入脉冲的时刻对应的预设时间步的累计计数值，m为本次接收到输入脉冲的时刻与上一次接收到输入脉冲的时刻之间所包含的预设时间步的数量，n+m为本次接收到输入脉冲的时刻对应的预设时间步的累计计数值，，V(n+m)表示神经元在本次接收到输入脉冲时的历史膜电位，V(n)表示神经元在上一次接收到输入脉冲时的历史膜电位；

在一些实施例中，该预设泄漏计算模型基于膜电位的泄漏计算原理推导出，如下：

首先，构建膜电位的原始泄漏模型：

该公式中，V(t)表示神经元在t时刻的膜电位，V

对上述公式做进一步整理，得到：

进一步，根据上述公式计算V(t+dt)，可得：

将上述连续域推导过程映射到离散域中，需要说明的，在该离散域中，连续时间按照预设步长被划分为多个时间步。可得：

V(n+1)＝α·V(n)+β

V(n+2)＝α·V(n+1)+β

＝α·[α·V(n)+β]+β

＝α

通过归纳总结可推导出：

V(n+m)＝α

进一步得到：

其中，

其中，Δt为预设时间步的步长；

在获取到神经元在本次接收到输入脉冲的时刻与在上一次接收到输入脉冲的时刻之间的当前输入时间差m后，将该当前输入时间差m输入至上述泄漏计算模型即可计算得到神经元在本次接收到输入脉冲时的历史膜电位V(n+m)。

在一些实施例中，为降低运算量，可预先存储输入时间差m的值与第一因子

步骤S1021、根据当前输入时间差，从预设的多个输入时间差的值与第一因子的值的对应关系表中确定出输入时间差对应的第一因子的值。

步骤S1022、根据当前输入时间差，从预设的多个输入时间差的值与第二因子的值的对应关系表中确定出输入时间差对应的第二因子的值。

步骤S1023、基于泄漏计算模型，根据所确定出的第一因子的值、第二因子的值和神经元在上一次接收到输入脉冲时的膜电位，确定出神经元在当前时刻的历史膜电位。

本公开实施例中，由于预先设置了对应关系表，因此在计算历史膜电位时可直接通过查询对应关系表来获取泄漏计算模型中相关因子的值，从而避免了进行相关因子的计算，进而降低了运算量。

步骤S103、根据该历史膜电位和神经元在本次所接收到的输入脉冲计算神经元的当前时刻膜电位。

在计算出神经元的当前时刻的历史膜电位后，将神经元本次所接收到的输入脉冲计入神经元的膜电位即可得到神经元的当前时刻膜电位。

具体的，步骤S103包括：根据本次所接收到的输入脉冲计算出积分电位，将历史膜电位和该积分电位进行求和运算得神经元的当前时刻膜电位。其中，积分电位通过将神经元本次所接收到所有输入脉冲进行加权求和得到，权重值由神经元所连接的前端神经元所对应的轴突的连接强度确定。

本公开实施例所提供的神经元的膜电位更新方法，利用预设的泄漏计算模型使神经元仅在接收到输入脉冲时触发对神经元的膜电位进行检测和计算，从而避免了神经元每时每刻都处于运算状态，进而降低了神经形态芯片的功耗。

在一些实施例中，参照图3，在步骤S103之后，还包括：

步骤S104、根据神经元的当前时刻膜电位，确定神经元在当前时刻是否需要发放脉冲。

神经元在当前时刻是否达到发放脉冲的条件与当前时刻膜电位息息相关。在一些实施例中，步骤S104具体包括：

步骤S1041、判断神经元的当前时刻膜电位是否超过预设阈值。

具体的，若判断出神经元的当前时刻膜电位超过预设阈值，则说明神经元已满足发放条件，此时对应执行下述步骤S1042，以进行脉冲发放；而若判断出神经元的当前时刻膜电位未超过预设阈值，则确定出神经元在当前时刻不需要发放脉冲，此时神经元不输出脉冲，等待至下次再接收到输入脉冲时，返回执行步骤S101，以再次进入检测并计算神经元膜电位的流程。

步骤S1042、确定出神经元在当前时刻需要发放脉冲，并控制神经元进行脉冲的发放。

在确定出神经元需要发放脉冲后，神经元产生动作电位(脉冲)，并将动作电位沿神经元的轴突向后传播，同时，在神经元发放脉冲后，控制膜电位下降或者归为一个低值，例如，静息电位。

图4为本公开实施例提供的再一种神经元的膜电位更新方法的流程图。

参照图4，在一些实施例中，为进一步降低运算量，可设置刷新机制来对神经元的膜电位进行控制。具体的，在该实施例中，神经元的膜电位更新方法还包括：

步骤S100a、按预设时间间隔检测神经元在该预设时间间隔内是否接收到输入脉冲。

其中，预设时间间隔的设置条件可以为：大于或等于神经元的膜电位按照膜电位泄漏规律从发放阈值回归为静息电位所需的时间。其中，发放阈值为神经元进行脉冲发放所要达到的门限值；膜电位泄漏规律为预设的膜电位泄漏函数。需要说明的是，本公开实施例中，该预设时间间隔既可以为具体的时长也可以为预设时间步的个数，即，预设时间间隔可以设置为：大于或等于神经元的膜电位按照膜电位泄漏规律从发放阈值回归为静息电位所需的时长，例如1秒；也可以设置为：大于或等于神经元的膜电位按照膜电位泄漏规律从发放阈值回归为静息电位所需的预设时间步的个数，例如，该预设时间间隔为10，即表示10个预设时间步。

本公开实施例中，因膜电位按照膜电位泄漏规律从发放阈值回归为静息电位所需的时间为膜电位回归为静息电位所需要的最长时间，因此通过将刷新机制的预设时间间隔设置为大于或等于膜电位回归为静息电位所需要的最长时间，若在该预设时间间隔内检测出神经元未接收到输入脉冲，则说明神经元的膜电位此时按照正常的膜电位泄漏规律应回归为静息电位，因此，可设置当前膜电位为静息电位，以降低后续在接收到输入脉冲时计算神经元当前时刻膜电位的计算量。

具体的，在步骤S100a中，当检测到神经元在预设时间间隔内未接收到输入脉冲时，执行下述步骤S100b，以将神经元的膜电位设置为静息电位；而当检测到神经元在该预设时间间隔内接收到输入脉冲，则不对膜电位进行干预设置。

步骤S100b、将神经元的当前膜电位设置为静息电位。

需要说明的是，本公开实施例中，上述刷新机制所包含的步骤(步骤S100a和S100b)是独立于膜电位更新过程执行的，即，上述刷新机制所包含的步骤可在膜电位更新步骤之前、膜电位更新过程中以及膜电位更新步骤之后执行，图4所示出的执行顺序仅仅为一种示例性表示，其不对本公开起限定作用。

继续参照图4，在本实施例中，当神经元具备膜电位刷新机制时，在步骤S102之前，还包括：

步骤S102a、检测神经元在当前时刻更新前的膜电位是否已回归为静息电位。

由于神经元具备膜电位刷新机制，因而神经元在响应于接收到输入脉冲来对当前时刻的历史膜电位进行计算之前，需检测神经元在当前时刻更新前膜电位是否已回归为静息电位，若检测出神经元在当前时刻更新前膜电位是否已回归为静息电位，则无需进一步计算历史膜电位，从而降低了计算量。

具体的，在步骤S102a中，若检测出神经元在当前时刻的膜电位还未回归为静息电位，则说明神经元的膜电位还未被刷新，即神经元在当前时刻其膜电位按照正常泄漏规律还未泄漏完全，此时对应执行步骤S102，以根据当前输入时间差和预设泄漏计算模型计算出神经元在当前时刻的历史膜电位；而若检测出神经元在当前时刻的膜电位已回归为静息电位，则说明神经元在当前时刻其膜电位按照正常泄漏规律已泄漏完全，此时对应执行步骤S102b，即将静息电位直接确定为神经元当前时刻的历史膜电位，并直接进入步骤S103，以计算神经元当前时刻膜电位，从而简化计算过程，降低了计算量。

步骤S102b、将静息电位确定为神经元在当前时刻的历史膜电位。

本公开实施例通过神经元的膜电位刷新机制进一步简化了神经元膜电位更新过程，从而降低了神经元的计算量。

图5为本公开实施例提供的一种类脑神经元器件的组成框图。

参照图5，本公开实施例提供一种类脑神经元器件500，该类脑神经元器件500包括：时间差获取模块501、第一计算模块502、第二计算模块503。

其中，时间差获取模块501用于响应于神经元接收到输入脉冲，获取神经元在本次接收到输入脉冲的时刻与在上一次接收到输入脉冲的时刻之间的当前输入时间差；第一计算模块502用于根据该当前输入时间差和预设泄漏计算模型计算出神经元在当前时刻的历史膜电位；第二计算模块503用于根据第一计算模块502所确定的历史膜电位和该神经元在本次所接收到的输入脉冲计算神经元的当前时刻膜电位。

图6为本公开实施例提供的另一种类脑神经元器件的组成框图。

参照图6，在一些实施例中，该类脑神经元器件500还包括：决策模块504。该决策模块504用于根据神经元的当前时刻膜电位，确定神经元在当前时刻是否需要发放脉冲。

进一步的，继续参照图6，在一些实施例中，该类脑神经元器件500还包括：计数模块505，该计数模块505用于响应于类脑神经元器件接收到输入脉冲，记录当前时刻的预设时间步的累计计数值；对应的，时间差获取模块501具体用于响应于类脑神经元器件接收到输入脉冲，获取计数模块505在上一次接收到输入脉冲的时刻对预设时间步的第一累积计数值，以及获取计数模块505在本次接收到输入脉冲的时刻对预设时间步的第二累积计数值，计算该第一累积计数值与该第二累积计数值的差值，并将该差值确定为当前输入时间差。

在另一些实施例中，该类脑神经元器件500还可包括：记录模块(图中未示出)，该记录模块用于响应于类脑神经元器件接收到输入脉冲，记录本次接收到输入脉冲的时刻值；对应的，时间差获取模块501具体用于计算记录模块所记录的本次接收到输入脉冲的时刻值与上一次接收到输入脉冲的时刻值的差值，根据该差值与预设时间步的步长的比值，确定出当前输入时间差。

图7为本公开实例提供的又一种类脑神经元器件的结构示意图。

参照图7，在一些实施例中，该类脑神经元器件500还包括：刷新模块506，该刷新模块506用于按预设时间间隔检测类脑神经元器件在该预设时间间隔内是否接收到输入脉冲；若检测到类脑神经元器件未接收到输入脉冲，将类脑神经元器件的当前膜电位设置为静息电位。

继续参照图7，在一些实施例中，类脑神经元器件500还包括：检测模块507和确定模块508；其中，检测模块507用于在第一计算模块502根据当前输入时间差和预设泄漏计算模型计算神经元在当前时刻的历史膜电位之前，检测神经元在当前时刻更新前的膜电位是否已回归为静息电位，并在检测出神经元在当前时刻的膜电位还未回归为静息电位时，指示第一计算模块502根据当前输入时间差和预设泄漏计算模型计算神经元在当前时刻的历史膜电位，且在检测出神经元在当前时刻的膜电位已回归为静息电位时，指示确定模块508将静息电位确定为神经元在当前时刻的历史膜电位。

本公开实施例提供的类脑神经元器件用于实现本公开上述实施例所提供的神经元的膜电位更新方法，具体该类脑神经元器件所具有的功能模块的描述及各功能模块之间的交互过程请参照上述实施例中神经元的膜电位更新方法中对应的方法步骤的描述，此处不再赘述。

本公开实施例还提供一种处理核，包括多个本公开实施例所提供的类脑神经元器件。

本公开实施例还提供一种神经形态芯片，包括多个本公开实施例所提供的处理核。

图8为本公开实施例提供的一种电子设备的组成框图。

参照图8，本公开实施例提供了一种电子设备，该电子设备包括多个处理核701以及片上网络702，其中，多个处理核701均与片上网络702连接，片上网络702被配置为交互多个处理核间的数据和外部数据。

其中，一个或多个处理核701中存储有一个或多个指令，一个或多个指令被一个或多个处理核701执行，以使一个或多个处理核701能够执行上述的神经元的膜电位更新方法。

此外，本公开实施例还提供一种计算机可读介质，其上存储有计算机程序，其中，计算机程序在被处理核执行时实现本公开实施例所提供的神经元的膜电位更新方法。

本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

本文已经公开了示例实施例，并且虽然采用了具体术语，但它们仅用于并仅应当被解释为一般说明性含义，并且不用于限制的目的。在一些实例中，对本领域技术人员显而易见的是，除非另外明确指出，否则可单独使用与特定实施例相结合描述的特征、特性和/或元素，或可与其他实施例相结合描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离由所附的权利要求阐明的本公开的范围的情况下，可进行各种形式和细节上的改变。