远距离多ATE半导体测试设备同步方法、系统及测试方法

摘要

本发明提出一种远距离多ATE半导体测试设备同步方法、系统及测试方法，同步方法包括：时钟发送装置通过高速光纤发送嵌入了时钟信号的时钟编码信号给多个测试设备；测试设备接收时钟编码信号恢复出时钟，并根据时钟调整系统调整测试设备的时钟至与时钟发送装置的时钟一致；时钟发送装置通过高速光纤发送嵌入了触发信号的触发编码信号给多个测试设备；测试设备接收并通过高速光纤将触发编码信号返还给时钟发送装置；时钟发送装置根据接收触发编码信号的时间差，调整发送触发编码信号的时间点。本发明利用25Gbps高速光纤传输信号，实现高精度远距离多台半导体测试设备之间的同步时钟和同步触发目标，具有同步距离远、成本低、精度高的特点。

说明书

技术领域

本发明涉及ATE半导体测试设备领域，具体提供了一种远距离多ATE半导体测试设备同步方法、系统及测试方法。

背景技术

现代诸多技术的发展都离不开测试技术的进步,测试技术是信息的源头技术。随着时代的发展，人们对所获取的信息准确性要求逐渐提高，单纯的独项测试和集中测试已逐渐不能满足现代测试技术的需要。

ATE(Automatic Test Equipment)是自动测试设备，它是一种通过计算机和专用设备对集成电路进行自动化测试的系统。ATE半导体测试设备用于检测集成电路功能和性能的完整性，是集成电路生产制造流程中确保集成电路品质的重要设备。半导体测试设备要求所有设备中的相同业务板的工作时钟一致，且能同步触发工作。不同测试设备上同类芯片的时钟要满足同频同相的原则，中高端测试设备时钟的相位误差要求在100ps以内，频率必须完全一致。

随着半导体技术的发展，集成电路规模和晶圆尺寸越来越大，往往需要多台测试机协同作业对同一半导体进行测试，从而要求多个测试设备之间的时钟相同，且能同步接收到触发信号进行协同工作。为了达到此目的，当前技术中通常将时钟和触发信号源通过电信号发送给多个测试设备，从而实现多个测试设备间的时钟同步和触发同步；但电信号在传播过程中会产生衰减，当测试设备距离信号源较远时，电信号衰减严重，信号质量和完整性差，因此不适用于传输给多台远距离半导体测试设备。在设备测试中，如在5G设备通讯等高速无线通讯芯片中需要极高的测试精度，时钟的同步性和触发的同步性直接影响芯片测试的准确度。

因此，需要一种远距离多半导体测试设备间时钟和触发同步方法和系统来满足多半导体测试设备协同工作进行高精度半导体的测试需求。

发明内容

基于现有技术存在的问题，本发明提供了一种远距离多ATE半导体测试设备同步方法、系统及测试方法，具体方案如下：

一种远距离多ATE半导体测试设备同步方法，包括以下步骤：

时钟发送装置通过高速光纤发送嵌入了时钟信号的时钟编码信号给多个测试设备；

所述测试设备接收所述时钟编码并信号恢复出时钟，结合时钟调整系统调整所述测试设备的时钟至与所述时钟发送装置的时钟一致；

所述时钟发送装置通过所述高速光纤发送嵌入了触发信号的触发编码信号给多个测试设备；

所述测试设备接收所述触发编码信号，并通过所述高速光纤将所述触发编码信号返还给所述时钟发送装置；

所述时钟发送装置接收所述触发编码信号，并根据接收所述触发编码信号的时间差，调整向所述测试设备发送触发编码信号的时间从而达到多个所述测试设备同时接收到所述触发编码信号的目的。

在一个具体实施例中，所述时钟调整系统包括外部晶振和模拟锁相环；

“所述测试设备接收所述时钟编码并信号恢复出时钟，结合时钟调整系统调整所述测试设备的时钟至与所述时钟发送装置的时钟一致”具体包括：

所述测试设备接收所述时钟编码信号；

所述模拟锁相环以所述外部晶振的时钟为参考时钟，生成第一时钟并发送给所述时钟数据恢复单元；

所述时钟数据恢复单元以所述第一时钟为参考时钟，将所述时钟编码信号恢复成第一恢复时钟，并发送给所述模拟锁相环；

所述模拟锁相环切以所述第一恢复时钟为参考时钟，生成第二时钟并发送给所述时钟数据恢复单元；

所述时钟数据恢复单元以所述第二时钟为参考时钟，将所述测试设备的时钟频率调整至与所述时钟发送装置的时钟频率一致。

在一个具体实施例中，所述时钟调整系统还包括相位调整单元；

在“所述时钟数据恢复单元以所述第二时钟为参考时钟，将所述测试设备的时钟频率调整至与所述时钟发送装置的时钟频率一致”之后，还包括，

通过外接示波器显示所述测试设备的时钟相位，所述相位调整单元通过I2C与所述模拟锁相环建立通讯，以预设精度逐步调整所述模拟锁相环的时钟相位，直至所述测试设备的时钟相位与所述时钟发送装置的时钟相位一致。

在一个具体实施例中，“所述时钟发送装置接收所述触发编码信号，并根据接收所述触发编码信号的时间差，调整向所述测试设备发送触发编码信号的时间从而达到多个所述测试设备同时接收到所述触发编码信号的目的”具体包括：

所述时钟发送装置接收各个所述测试设备发送的所述触发编码信号，获取所述时钟发送装置接收所述触发编码信号的时间，以接收所述触发编码信号时间最长的测试设备为基准，延迟所述时钟发送装置发送触发编码信号给其它测试设备的时间，直至多个所述测试设备同时接收到所述触发编码信号。

在一个具体实施例中，所述时钟发送装置中设置有物理编码子层；

通过所述物理编码子层将所述时钟信号嵌入到所述时钟编码信号；

通过所述物理编码子层将所述触发信号嵌入到所述触发编码信号。

在一个具体实施例中，所述预设精度为2ps，和/或所述高速光纤的带宽为25Gbps。

一种远距离多ATE半导体测试设备同步系统，适用于上述所述的远距离多ATE半导体测试设备同步方法，包括时钟发送装置、高速光纤和多个测试设备，所述时钟发送装置通过高速光纤连接多个所述测试设备；

所述时钟发送装置用于通过高速光纤向多个测试设备发送时钟编码信号和触发编码信号，以及通过高速光纤接收触发编码信号并根据接收所述触发编码信号的时间调整触发编码信号的发送时间；

所述测试设备用于接收所述时钟发送装置发送的所述时钟编码信号和所述触发编码信号，根据所述时钟编码信号调整时钟，以及将接收到的所述触发编码信号返还给所述时钟发送装置。

在一个具体实施例中，所述时钟发送装置包括：

信号生成单元：用于生成时钟信号和触发信号；

编码单元：设置有物理编码子层，用于将时钟信号嵌入到时钟编码信号，将触发信号嵌入到触发编码信号，并将所述时钟编码信号和所述触发编码信号通过所述高速光纤发送给所述测试设备；

时间调整单元：用于接收所述触发编码信号，并根据接收所述触发编码信号的时间，调整触发编码信号的发送时间至多个所述测试设备同时接收到所述触发编码信号。

在一个具体实施例中，所述测试设备上设置有：

时钟数据恢复单元：用于接收并解码所述时钟编码信号；

时钟调整系统：用于根据预设的模拟锁相环和外部晶振将所述测试设备的时钟调整至与所述时钟发送装置的时钟一致；包括模拟锁相环、外部晶振和相位调整单元；

相位调整单元：用于通过I2C与所述模拟锁相环建立通讯，并以预设精度逐步调整所述模拟锁相环，直至所述测试设备的时钟相位与所述时钟发送装置的时钟相位一致。

一种远距离多ATE半导体测试设备测试方法，包括时钟同步和触发同步，时钟同步包括：

时钟发送装置通过高速光纤发送嵌入了时钟信号的时钟编码信号给多个测试设备，每个所述测试设备根据所述时钟编码信号调整时钟至与所述时钟发送装置的时钟一致；

触发同步包括：

时钟发送装置通过高速光纤发送嵌入了触发信号的触发编码信号给多个测试设备，根据接收所述测试设备返还的触发编码信号的时间，调整发送所述触发编码信号的时间至多个所述测试设备同时接收到所述触发编码信号。

本发明具有如下有益效果：本发明提出了一种远距离多ATE半导体设备同步方法、系统及测试方法，实现了测试设备之间远距离同步时钟和同步触发目标，具有测试精度高、成本低的特点。通过高速光纤传输替代传统的电信号发送，解决了电信号在传输过程中的衰减问题，实现远距离的设备测试。通过FPGA和模拟锁相环形成自锁，使测试设备的时钟高精度同频。通过相位调整单元，调整设备的时钟相位，解决了现有技术中远距离设备测试的同步精度问题。根据触发编码信号到达各测试设备的时间，调整发送信号的时间，实现各测试设备同时接收到触发编码信号进行触发同步。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地接收，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1是本发明的远距离多ATE半导体测试设备同步方法流程图；

图2是本发明的测试设备解码时钟编码信号的流程图；

图3是本发明的远距离设备同步系统的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明针对现有技术中远距离设备测试精度不高的问题，提出一种远距离多ATE半导体测试设备同步方法、系统及测试方法，利用25Gbps高速数据传输线，恢复时钟和触发编码信号，达到高精度远距离同步设备之间的时钟和触发目标。

实施例1

本实施例提出了一种远距离多ATE半导体测试设备同步方法，通过高速光纤传递时钟信号和触发信号，实现在远距离测试时也能保持高精度的测试需求。具体方案如下：

一种远距离多ATE半导体测试设备同步方法，包括时钟同步和触发同步两部分，在原有设备测试方法的基础上，去除用来传输时钟信号和触发信号的电口，通过高速光纤传输时钟信号和触发信号，在不增加测试成本的情况下，突破了以往光纤只用来传播数据的限制。具体如说明书附图1所示，包括如下步骤：

S1、时钟发送装置通过高速光纤发送嵌入了时钟信号的时钟编码信号给多个测试设备；

S2、测试设备接收时钟编码并信号恢复出时钟，结合时钟调整系统调整测试设备的时钟至与时钟发送装置的时钟一致；

S3、时钟发送装置通过高速光纤发送嵌入了触发信号的触发编码信号给多个测试设备；

S4、测试设备接收触发编码信号，并通过高速光纤将触发编码信号返还给时钟发送装置；

S5、时钟发送装置接收触发编码信号，并根据接收触发编码信号的时间差，调整向测试设备发送触发编码信号的时间从而达到多个测试设备同时接收到触发编码信号的目的。

其中，时钟发送装置和测试设备均上设置有FPGA(Field Programmable GateArray)。FPGA器件属于专用集成电路中的一种半定制电路，是可编程的逻辑列阵。FPGA的基本结构包括可编程输入输出单元，可配置逻辑块，数字时钟管理模块，模拟锁相环，嵌入式块RAM，高速串行收发器，布线资源，内嵌专用硬核，底层内嵌功能单元。由于FPGA具有布线资源丰富，可重复编程和集成度高，投资较低的特点，在数字电路设计领域得到了广泛的应用。FPGA上设置有高速串行收发器，高速串行收发器上设置有物理媒介附加(PMA)子层、物理编码子层(PCS)和时钟数据恢复单元(Clock and Data Recovery–CDR)。时钟发送装置上还设置有多个高速光纤接口，用于传输信号。时钟发送装置上的FPGA上设置有时间检测模块和调整模块，时间检测模块用于检测时钟发送装置接收不同测试设备的信号差，并根据信号差通过调整模块进行相应的时间调整。需要说明的是，时钟发送装置的时钟信号是由时钟发送装置的恒温晶振产生的，各个半导体测试设备的最终使用时钟与该时钟信号一致，即与时钟发送装置的很稳晶振时钟同源。

步骤S1具体包括：时钟发送装置产生时钟信号，高速串行收发器中的物理编码子层(PCS)对时钟信号进行编码，编码的过程包括将时钟信号嵌入到时钟编码信号，时钟编码信号为0、1均衡的数据流，通过高速光纤将时钟编码信号传递给多个测试设备。高速串行收发器中的电信号通过光电转换模块转为光信号后，通过高速光纤进行传输。优选地，本实施例选用的高速光纤参数为25Gbps。

步骤S2具体包括：测试设备上的高速光纤接口接收时钟发送装置发送的时钟编码信号，测试设备的FPGA上的CDR，即时钟数据恢复单元对时钟编码信号进行解码，获取时钟信号，此时的时钟信号与时钟发送装置生成的时钟编码信号基本一致，但还存在一定的误差。通过时钟数据恢复单元和时钟调整系统，调整测试设备的时钟与时钟发送装置的时钟同步。其中，时钟调整系统包括模拟锁相环、外部晶振和相位调整单元。

具体步骤如说明书附图2所示。开始时，模拟锁相环以外部晶振为参考时钟，外部晶振发送晶振信号给模拟锁相环，模拟锁相环根据晶振信号生成第一时钟并将第一时钟发送给CDR，CDR以第一时钟为参考时钟进行时钟恢复，生成第一恢复时钟，并将第一恢复时钟发送给模拟锁相环。模拟锁相环以第一恢复时钟为参考时钟，此时模拟锁相环与CDR的恢复时钟形成闭环自锁，模拟锁相环根据第一恢复时钟生成第二时钟并发送给CDR进行时钟恢复，CDR以第二时钟为参考时钟，产生时钟编码信号，此时的时钟编码信号与时钟发送装置产生的时钟编码信号基本相同，即测试设备的时钟与时钟发送装置的时钟同频。多个测试设备接收同一个时钟发送装置发送的时钟信号，以此形成多个测试设备的时钟高精度同频，相位基本一致。进一步，通过相位调整单元对时钟相位进行校正，使不同测试设备之间的时钟不仅满足频率相同，而且相位相同。测试设备通过高速光纤连接，可通过搬运测试设备，校正任意两个测试设备之间的相位，通过I2C调整模拟锁相环时钟输出相位从而实现模拟锁相环输出的用户时钟和时钟发送单元发送的时钟同频同相。通过外接高精度示波器，用以实时显示测试设备的时钟相位，相位调整单元通过I2C与模拟锁相环进行通讯以预设精度逐步调整模拟锁相环，直至测试设备的时钟相位与时钟发送装置的时钟相位一致。在本实施例中，预设精度为2ps，即相位调整单元以2ps为单位逐步调整模拟锁相环，直到测试设备之间的时钟相位相同，调整的精度至少可控制在10ps以内，完全符合高端设备测试的需求精度。相位调整之后再将测试设备搬离回原位置，此时实现不同位置的测试设备不仅频率相同，而且相位高度一致。

步骤S3和S4具体包括：时钟发送装置产生触发信号并通过PCS编码成触发编码信号，通过高速光纤发送触发编码信号给多个测试设备，测试设备接收触发编码信号，并通过高速光纤将触发编码信号返还给时钟发送装置。经过上述步骤S1和S2处理后，测试设备之间时钟同频同相。触发编码信号包括由0、1构成的比特流数据，触发编码信号到达测试设备会立即返回到时钟发送装置，因此触发编码信号从时钟发送装置到达测试设备的触发时间，为时钟发送装置从发送触发编码信号到接收触发编码信号的时间差的一半。

步骤S5具体包括：时钟发送装置接收触发编码信号，并根据接收触发编码信号的时间差，调整测试设备发送触发编码信号的时间至多个测试设备同时接收到触发编码信号。若测试设备之间位置相差不大，则时钟发送装置同时发送触发编码信号给多个测试设备，各个测试设备同时接收触发编码信号，再同时将触发编码信号发送回时钟发送装置，时钟发送装置同时接收到各个测试设备反馈回的触发编码信号。若测试设备之间位置差异大，距离极远，则触发编码信号到达测试设备的时间存在先后差异，时钟发送装置接收各个测试设备发送的触发编码信号的时间也存在先后差异。规定触发时间为触发编码信号从时钟发送装置到达测试设备的时间，即时钟发送装置从发送触发编码信号到接收触发编码信号的时间差的一半。时钟发送装置根据各个测试设备的触发时间调整发送触发编码信号的时间，以触发时间最长的测试设备为基准，计算出其它测试设备的触发时间与该测试设备的触发时间之间的时间差值，通过延迟各自的时间差值，即时钟发送装置延迟发送相应时间差值的时间，依次发送触发编码信号给各个测试设备，实现触发编码信号能够同时到达各个测试设备。距离时钟发送装置越远的测试设备，时钟发送装置越先发送触发编码信号给该设备。假设存在测试设备1、测试设备2和测试设备3，测试设备1、测试设备2和测试设备3与时钟发送装置的距离依次递增，测试设备1、测试设备2和测试设备3与时钟发送装置之间的触发时间分别为1个时钟周期、2个时钟周期、3个时钟周期，则以测试设备3为基准，时钟发送装置先发送测试设备3的触发编码信号，间隔1个时钟周期后发送测试设备2的触发编码信号，间隔2个时钟周期后发送测试设备3的触发编码信号，实现触发编码信号能够同时到达测试设备1、测试设备2和测试设备3。通过步骤S3、S4、S5，在各个测试设备的时钟同频同相的基础上，能够同时接收到触发编码信号，实现不同距离的测试设备能够同时触发，即使距离差异极大，也能够同时接收到信号进行触发。

本实施例提供了一种远距离多ATE半导体测试设备同步方法，利用25Gbps高速光纤传输时钟信号和触发信号，调整测试设备的时钟和，实现多个测试设备之间的时钟同步和触发同步，达到高精度远距离同步时钟和同步触发目标。

实施例2

本实施例在实施例1的基础上，提出了一种远距离多ATE半导体测试设备同步系统，将实施例1提出的远距离设备测试方法系统化。具体结构如说明书附图3所示，方案如下：

一种远距离设备测试系统，包括时钟发送装置、高速光纤和多个测试设备，时钟发送装置通过高速光纤连接多个测试设备，时钟发送装置和测试设备上都设置有高速光纤接口。本实施例中优选25Gbps高速光纤，用于传输时钟编码信号和触发编码信号，实现高精度远距离同步时钟和同步触发目标。

时钟发送装置用于通过高速光纤向多个测试设备发送时钟编码信号和触发编码信号，以及通过高速光纤接收触发编码信号并根据接收触发编码信号的时间对触发编码信号的发送时间进行调整。

时钟发送装置上设置有FPGA、恒温晶振和多个高速光纤接口。恒温晶振为FPGA提供晶振信号，利用恒温槽使晶体振荡器中石英晶体谐振器的温度保持恒定，将由周围温度变化引起的振荡器输出频率变化量削减到最小的晶体振利用恒温槽使晶体振荡器中石英晶体谐振器的温度保持恒定，将由周围温度变化引起的振荡器输出频率变化量削减到最小的晶体振荡器荡器。多个高速光纤接口连接25Gbps高速光纤。FPGA上的信号生成单元产生时钟信号，设置有物理编码子层的编码单元对时钟信号进行数据编码，将时钟信号嵌入到0、1均衡的时钟编码信号，通过高速光纤发送给各个测试设备。

FPGA上的信号生成单元产生触发信号，设置有物理编码子层的编码单元对触发信号进行数据编码，将触发信号嵌入到触发编码信号，通过高速光纤将触发编码信号发送给各个测试设备，并接收测试设备返还的触发编码信号。FPGA上设置有时间差检测单元和时间调整单元，时间差检测单元用于测定各个测试设备接收触发编码信号的触发时间，时间调整单元根据各个测试设备接收到触发编码信号的时间，对触发编码信号的发送时间进行调整。假设存在测试设备1、测试设备2和测试设备3，测试设备1、测试设备2和测试设备3与时钟发送装置的距离依次递增，经时间差检测单元测出测试设备1、测试设备2和测试设备3与时钟发送装置之间的触发时间分别为1个时钟周期、2个时钟周期、3个时钟周期，则时间调整单元以测试设备3为基准，控制时钟发送装置先发送测试设备3的触发编码信号，间隔1个时钟周期后发送测试设备2的触发编码信号，间隔2个时钟周期后发送测试设备3的触发编码信号，实现触发编码信号能够同时到达测试设备1、测试设备2和测试设备3。

测试设备用于接收时钟发送装置发送的时钟编码信号和触发编码信号，根据时钟编码信号调整测试设备的时钟，以及将接收到的触发编码信号返还给时钟发送装置。测试设备上设置有FPGA、外部晶振、模拟锁相环、相位调整单元和至少一个高速光纤接口，外部晶振、模拟锁相环、相位调整单元构成时钟调整系统。模拟锁相环分别连接FPGA、外部晶振和相位调整单元。FPGA上设置有时钟数据恢复单元，时钟数据恢复单元结合时钟调整系统能够解码时钟编码信号，得到时钟信号，得到的时钟信号与时钟发送装置产生的时钟编码信号基本一致，但仍存在差异。

时钟调整单元用于根据预设的模拟锁相环、外部晶振和时钟编码信号将测试设备的时钟调整至与时钟发送装置的时钟一致。开始时，模拟锁相环以外部晶振为参考时钟，外部晶振发送晶振信号给模拟锁相环，模拟锁相环根据晶振信号生成第一时钟并将第一时钟发送给CDR，CDR以第一时钟为参考时钟进行时钟恢复，生成第一恢复时钟，并将第一恢复时钟发送给模拟锁相环。此时模拟锁相环以第一恢复时钟为参考时钟，模拟锁相环与CDR的恢复时钟形成闭环自锁，模拟锁相环根据第一恢复时钟生成第二时钟并发送给CDR进行时钟恢复，CDR以第二时钟为参考时钟，产生时钟编码信号，此时的时钟编码信号与时钟发送装置产生的时钟编码信号基本相同，即测试设备的时钟与时钟发送装置的时钟同频。多个测试设备接收同一个时钟发送装置发送的时钟信号，以此形成多个测试设备的高精度同频，相位基本一致。进一步，通过相位调整单元对时钟相位进行校正，使不同测试设备之间的时钟不仅满足频率相同，而且相位相同。测试设备通过高速光纤连接，可通过搬运测试设备，校正任意两个测试设备之间的相位，通过IIC调整模拟锁相环时钟输出相位从而实现模拟锁相环输出的用户时钟和时钟发送单元发送的时钟同频同相。通过外接高精度示波器，用以实时显示测试设备的时钟相位，相位调整单元通过I2C与模拟锁相环进行通讯以预设精度逐步调整模拟锁相环，直至测试设备的时钟相位与时钟发送装置的时钟相位一致。在本实施例中，预设精度为2ps，即相位调整单元以2ps为单位逐步调整模拟锁相环，直到测试设备之间的时钟相位相同，调整的精度至少可控制在10ps以内，完全符合高端设备测试的需求精度。

本实施例提出了一种远距离多ATE半导体测试设备同步系统，将实施例1提出的远距离设备同步方法系统化，形成一种具体的系统，通过25Gbps高速光纤传输时钟编码信号和触发编码信号，实现高精度远距离同步时钟和同步触发目标。

实施例3

本实施例提出了一种远距离多ATE半导体测试设备的测试方法，适用于ATE半导体测试设备。具体方案如下：

一种远距离多ATE半导体测试设备的测试方法，包括时钟同步和触发同步，其中，时钟同步包括：

时钟发送装置通过高速光纤发送嵌入了时钟信号的时钟编码信号给多个测试设备，每个测试设备根据时钟编码信号调整时钟至与时钟发送装置的时钟一致。

触发同步包括：

时钟发送装置通过高速光纤发送嵌入了触发信号的触发编码信号给多个测试设备，根据接收测试设备返还的触发编码信号的时间，调整发送触发编码信号的时间至多个测试设备同时接收到触发编码信号。

本实施例提供的测试方法适用于多个ATE半导体测试设备之间的同步测试问题，可解决多个ATE半导体测试设备的时钟同步和触发同步的问题。

综上，本发明提出了远距离多ATE半导体测试设备同步方法、系统及测试方法，实现了测试设备之间高精度远距离同步时钟和同步触发目标，具有测试精度高、成本低的特点。通过高速光纤传输替代传统的电信号发送，解决了电信号在传输过程中的衰减问题，实现远距离的设备测试。通过FPGA和模拟锁相环形成自锁，使测试设备的时钟高精度同频。通过相位调整单元，调整设备的时钟相位，解决了现有技术中远距离设备测试的同步精度问题。根据触发编码信号到达各测试设备的时间，调整发送信号的时间，实现各测试设备同时接收到触发编码信号进行触发同步。

本领域普通技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个计算装置上，或者分布在多个计算装置所组成的网络上，可选地，他们可以用计算机装置可执行的程序代码来实现，从而可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件的结合。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

以上公开的仅为本发明的几个具体实施场景，但是，本发明并非局限于此，任何本领域的技术人员能思之的变化都应落入本发明的保护范围。