芯片上变压器电路、分布式有源变压器功率组合器电路和堆叠差分放大器电路

摘要

公开了一种芯片上变压器电路。该芯片上变压器电路包括：初级绕组电路，所述初级绕组电路包括至少一匝初级导电绕组，所述初级导电绕组被布置为在衬底的第一电介质层中的第一N边多边形；和次级绕组电路，所述次级绕组电路包括至少一匝次级导电绕组，所述次级导电绕组被布置为在所述衬底的不同的第二电介质层中的第二N边多边形。在一些实施例中，所述初级绕组电路和所述次级绕组电路被布置为沿着所述初级导电绕组和所述次级导电绕组在预定位置处彼此交叠，其中所述预定位置包括多个位置，所述多个位置少于沿着所述初级导电绕组和所述次级导电绕组的所有位置。

说明书

本申请要求于2018年11月1日提交的题为“MILLIMETER WAVE TRANSMITTERDESIGN(毫米波发射器设计)”的第16/177,790号美国申请的权益，其全部内容通过引用并入本文中。

技术领域

本公开涉及毫米波(mmWave)系统，具体地涉及用于在毫米波系统中的发射器设计的系统和方法。

背景技术

移动通信已从早期的语音系统发展到当今高度复杂的集成通信平台。下一代无线通信系统5G或新无线电(NR)将使各种用户和应用程序随时随地访问信息并共享数据。移动无线产品固有地在具有有限电荷的电池上运行，并且需要在提供高性能的同时是紧凑的且具有成本效益。移动无线产品中的大多数功耗是由于它们的发射器(更具体地说是功率放大器)引起的。因此，在将其他规范保持在标准之内的同时，提高功率效率并减小发射器的尺寸和成本是无线移动产品整体性能发展的关键因素。

附图说明

电路、设备和/或方法的一些示例将在下面仅通过示例进行描述。在该上下文中，将参考附图。

图1示出了根据本文所述的各种实施例的芯片上变压器电路的示例性简化框图。

图2示出了根据本公开的一个实施例的芯片上变压器电路的示例性实施方式。

图3a描绘了芯片上变压器电路，该芯片上变压器电路包括初级绕组电路和次级绕组电路，所述初级绕组电路和次级绕组电路具有在对角线方向上针对彼此布置的初级馈电端口和次级馈电端口。

图3b示出了根据本公开的一个实施例的芯片上变压器电路的截面图。

图4示出了根据本公开的一个实施例的芯片上变压器电路的另一示例性实施方式。

图5示出了根据本公开的一个实施例的芯片上变压器电路的另一示例实施方式。

图6示出了根据本公开的一个实施例的芯片上变压器电路的示例性实施方式。

图7示出了根据本公开的一个实施例的芯片上变压器电路的示例性实施方式。

图8示出了根据本公开的一个实施例的芯片上变压器电路的示例性实施方式。

图9示出了根据本公开的一个实施例的芯片上变压器电路的示例性实施方式。

图10示出了根据本公开的一个实施例的用于芯片上变压器电路的方法的流程图。

图11示出了根据本公开的一个实施例的用于芯片上变压器电路的方法的流程图。

图12描绘了根据本公开的一个实施例的分布式有源变压器(DAT)功率组合器电路的简化框图。

图13a至图13d描绘了根据本公开的一个实施例的第一DAT电路的示例性实施方式。

图14描绘了根据本公开的一个实施例的分布式有源变压器(DAT)功率组合器电路的示例性实施方式。

图15a和图15b示出了根据本公开的一个实施例的分布式有源变压器(DAT)功率组合器电路的方法的流程图。

图16描绘了根据本公开的一个实施例的堆叠差分放大器电路的简化框图。

图17描绘了根据本公开的一个实施例的堆叠差分放大器电路。

图18a和图18b示出了根据本公开的一个实施例的堆叠差分放大器电路的方法的流程图。

具体实施方式

在本公开的一个实施例中，公开了一种芯片上变压器电路。该芯片上变压器电路包括：初级绕组电路，该初级绕组电路包括至少一匝初级导电绕组，该初级导电绕组被布置为位于衬底的第一电介质层中的第一N边多边形；和次级绕组电路，该次级绕组电路包括至少一匝次级导电绕组，该次级导电绕组被布置为位于衬底的不同的第二电介质层中的第二N边多边形。在一些实施例中，初级绕组电路和次级绕组电路被布置为沿着初级导电绕组和次级导电绕组在预定位置处彼此交叠。在一些实施例中，预定位置包括比沿着初级导电绕组和次级导电绕组的所有位置少的多个位置。

在本公开的一个实施例中，公开了分布式有源变压器(DAT)功率组合器电路。DAT功率组合器电路包括：第一DAT电路，该第一DAT电路包括第一初级绕组电路和第一次级绕组电路，该第一初级绕组电路包括第一初级导电回路，该第一初级导电回路包括至少两个输入端口，所述至少两个输入端口被配置为接收分别与其相关联的至少两个输入信号；该第一次级绕组电路包括第一次级导电回路，该第一次级导电回路包括第一输出端口，该第一输出端口被配置为基于与第一初级绕组电路相关联的至少两个输入信号来提供第一输出信号。DAT功率组合器电路还包括：第二DAT电路，该第二DAT电路包括第二初级绕组电路和第二次级绕组电路，该第二初级绕组电路包括第二初级导电回路，该第二初级导电回路包括至少两个输入端口，所述至少两个输入端口被配置为接收分别与其相关联的至少两个输入信号；该第二次级绕组电路包括第二次级导电回路，该第二次级导电回路包括第二输出端口，该第二输出端口被配置为基于与第二初级绕组电路相关联的至少两个输入信号来提供第二输出信号，其中与初级绕组电路相关联的两个输入信号和与次级绕组电路相关联的两个输入信号是不同的。在一些实施例中，第一DAT电路和第二DAT电路在物理上以如下方式布置：第一DAT电路的第一输出端口和第二DAT电路的第二输出端口从相反的方向彼此相对。

在本公开的一个实施例中，公开了堆叠差分放大器电路。堆叠差分放大器电路包括差分放大器电路，该差分放大器电路包括第一差分输出端子和第二差分输出端子。在一些实施例中，堆叠差分放大器电路还包括：堆叠放大器电路，该堆叠放大器电路包括第一堆叠晶体管电路和第二堆叠晶体管电路，该第一堆叠晶体管电路包括第一堆叠端子，该第一堆叠端子耦合到差分放大器电路的第一差分输出端子；该第二堆叠晶体管电路包括第四堆叠端子，该第四堆叠端子耦合到差分放大器电路的第二差分输出端子。在一些实施例中，差分放大器电路包括多个并联的单位晶格放大器电路，每个单位晶格放大器电路均包括：第一单位晶格晶体管电路和第二单位晶格晶体管电路，该第一单位晶格晶体管电路包括第一晶体管端子和第二晶体管端子，该第二单位晶格晶体管电路包括第四晶体管端子和第五晶体管端子。在一些实施例中，第一单位晶格晶体管电路的第一晶体管端子和第二单位晶格晶体管电路的第四晶体管端子彼此耦合，以形成差分布置。在一些实施例中，与每个单位晶格放大器电路相关联的第一单位晶格晶体管电路的第二晶体管端子耦合在一起，以形成第一差分输出端子；与每个单位晶格放大器电路相关联的第二单位晶格晶体管电路的第五晶体管端子耦合在一起，以形成第二差分输出端子。在一些实施例中，每个单位晶格放大器电路被配置为基于堆叠差分放大器电路的输出要求被选择性地激活或禁用。

现在将参考附图来描述本公开，其中相同的附图标记始终用于指代相似的元件，并且其中所示的结构和装置不必按比例绘制。如本文所使用的，术语“部件”、“系统”、“接口”和“电路”等旨在指代与计算机有关的实体、硬件、软件(例如，在执行中)和/或固件。例如，部件可以是处理器(例如，微处理器、控制器或其他处理装置)，在处理器上运行的进程、控制器、对象、可执行文件、程序、存储装置、计算机、平板电脑和/或带有处理装置的用户设备(例如，移动电话等)。通过例示的方式，在服务器上运行的应用程序和服务器也可以是部件。一个或多个部件可以驻留在进程中，并且部件可以位于一个计算机上和/或分布在两个或更多个计算机之间。本文中可以描述一组元件或一组其他部件，其中术语“组”可以被解释为“一个或多个”。

此外，这些部件可以由具有存储在其上的各种数据结构的各种计算机可读存储介质来执行(例如使用模块)。部件可以例如根据具有一个或多个数据分组(例如，来自一个部件的数据，该部件经由信号与本地系统中、分布式系统中和/或诸如因特网、局域网、广域网或具有其他系统的类似网络之类的网络上的另一部件交互)的信号经由本地和/或远程进程进行通信。

作为另一示例，部件可以是具有由电气电路或电子电路操作的机械部分提供的某些功能的设备，其中电气电路或电子电路可以通过由一个或多个处理器执行的软件应用程序或固件应用程序来操作。一个或多个处理器可以在设备内部或外部，并且可以执行软件应用程序或固件应用程序的至少一部分。作为又一示例，部件可以是在没有机械部分的情况下通过电子部件提供特定功能的设备；例如，电子部件可以在其中包括一个或多个处理器，以执行软件和/或固件，该软件和/或固件至少部分赋予电子部件功能。

“示例性”一词的使用旨在以具体方式呈现概念。如本申请中所使用的，术语“或”旨在表示包括性的“或”而不是排他性的“或”。也就是说，除非另有说明或从上下文可以清楚地看出，否则“X采用A或B”旨在表示任何自然的包含性排列。也就是说，如果X采用A；X采用B；或X采用A和B两者，则在任何上述情况下均满足“X采用A或B”。另外，在本申请和所附权利要求书中使用的冠词“一”和“一个”通常应被说明为意指“一个或多个”，除非另有说明或从上下文中清楚可指的是为是单数形式。此外，在详细描述和权利要求书中使用术语“含有”、“包含”、“具有”、“拥有”、“带有”或其变体的情况下，则这样的术语旨在以一种类似于术语“包括”的方式被包含。

下面的详细描述参考附图。在不同的附图中可以使用相同的附图标记来标识相同或相似的元件。在下面的描述中，出于说明而非限制的目的，阐述了具体细节，诸如特定的结构、架构、接口和技术等，以便提供对各种实施例的各个方面的透彻理解。然而，对于受益于本公开的本领域技术人员而言显而易见的是，可以在脱离这些具体细节的其他示例中实践各个实施例的各个方面。在某些情况下，省略了对公知的装置、电路和方法的描述，以免不必要的细节使各个实施例的描述难以理解。

如上所指出的，在将其他规范保持在标准内的同时，提高功率效率并减小发射器的尺寸和成本是无线移动产品整体性能发展的关键因素。在与无线发射器相关联的若干构建模块中，功率放大器一直是最具挑战性的一个模块。设计高效功率放大器是发射器设计中的主要挑战。此外，阻抗变换和功率组合是功率放大器设计中的主要挑战。在一些实施例中，在发射器中利用芯片上变压器来进行与功率放大器相关联的阻抗变换。利用高效的芯片上变压器进行阻抗转换对于发射器的高效运行至关重要。此外，在一些实施例中，功率组合器在发射器中被用于组合与一个或多个功率放大器相关联的功率。利用高效的功率组合器电路进行功率组合对于发射器的高效运行也至关重要。

在发射器的当前实施方式中，利用了各种芯片上变压器设计。例如，在一些实施例中，利用了共平面交错的变压器，该共平面交错的变压器具有在同一集成电路层上交错的初级绕组和次级绕组。由于绕组的复杂性和磁通量泄漏，共平面交错的变压器具有低质量(Q)和低耦合系数(k)。此外，在一些实施例中，在多层金属绕组中实现环形变压器和同心变压器。然而，它们遭受弱耦合的、不对称中心抽头位置的影响。此外，在一些实施例中，利用了叠加变压器(overlay transformer)，该叠加变压器包括在一层上的初级绕组和在另一层上的次级绕组。初级侧绕组和次级侧绕组交叠以实现高耦合系数。然而，上金属层绕组和下层绕组之间的短距离引入了高寄生电容，该高寄生电容降低了自谐振频率(SRF)。因此，叠加变压器设计不适用于mmWave应用。为了克服上述缺点，在本公开中提出了一种芯片上变压器电路，该芯片上变压器电路包括在第一电介质层中的初级绕组电路和在不同的第二电介质层中的次级绕组电路。在一些实施例中，初级绕组电路和次级绕组电路被布置为沿着初级导电绕组和次级导电绕组在预定位置处彼此交叠。在一些实施例中，预定位置包括比沿着初级导电绕组和次级导电绕组的所有位置少的多个位置，其进一步的细节在以下实施例中给出。

类似地，在发射器的当前实施方式中，利用了各种功率组合器设计。例如，在一个实施例中，将来自两个差分放大器的功率进行组合的单个分布式有源变压器(DAT)用作功率组合器。在一些实施例中，所述DAT使用虚拟金属来平衡DAT的单端操作中的电容耦合。但是，单个DAT仅合并两个差分PA。在另一实施例中，利用了并行使用两个DAT的功率组合器。在一些实施例中，所述功率组合器组合四个差分PA的功率，因此具有更多的输出功率。但是，它们没有方法来平衡DAT单端操作中的电容耦合。因此，端口不平衡会增加损耗，从而降低组合效率。更重要的是，两个采用的DAT都被放置在输出RF焊盘的一侧上。该物理放置需要DAT的额外引线才能到达RF焊盘，这会增加功率组合器的损耗。此外，在另一实施例中，利用了功率组合器，该功率组合器使用两个并联的常规变压器并且组合两个差分PA的功率。与单端DAT相比，所述功率组合器具有更少的端口失衡，但因为它占用的面积更大而效率较低，并且由于两个并联的变压器位于输出RF焊盘的同一侧，因此还需要从变压器到RF焊盘的额外引线。为了克服上述缺点，DAT功率组合器电路包括第一DAT电路和第二DAT电路，该第一DAT电路将来自第一组的两个差分放大器的功率进行组合，该第二DAT电路将来自第二组不同的两个差分放大器的功率进行组合，因此，在本公开中提出了组合来自四个差分PA的功率。特别地，第一DAT电路和第二DAT电路在物理上以如下方式布置：第一DAT电路和第二DAT电路的输出端口从相反的方向彼此相对。在一些实施例中，这样的物理布置使得第一DAT电路和第二DAT电路能够从最小距离耦合到置于第一DAT电路和第二DAT电路之间的射频(RF)焊盘。

类似地，在发射器的当前实施方式中，利用了各种功率放大器(PA)设计。例如，在一些实施例中，利用了涉及在Bulk CMOS或SOI CMOS中堆叠两个或更多个晶体管的功率放大器电路设计。在一些实施例中，堆叠晶体管以单端拓扑或差分拓扑布置。在更高阶的调制方案或OFDM中，发射器前端的PA通常以比其饱和峰值功率低得多的输出功率操作，这被称为回退操作。因此，较低输出功率(即回退操作)下的能效是功率PA设计中的关键指标。在PA的当前实施方式中，虽然在峰值输出功率下传输符号时效率很高，但是由于PA有源始终处于ON模式且浪费了DC功率，因此在回退操作下效率会大大降低。为了克服上述缺点，优选数字能力，该数字能力有效地提高回退能量效率并为诸如VSWR调谐之类的应用提供可重新配置性。因此，在本公开中提出了利用数字操作来选择性地激活或禁用堆叠差分放大器电路的选择段的堆叠差分放大器电路，其进一步的细节在下面的实施例中给出。

图1示出了根据本文所述的各种实施例的芯片上变压器电路100的示例性简化框图。芯片上变压器电路100包括彼此耦合的初级绕组电路102和次级绕组电路104。特别地，在本文所述的实施例中，初级绕组电路102和次级绕组电路104彼此磁耦合，并且术语“耦合”不应说明为受限地解释为“直接耦合”。在一些实施例中，初级绕组电路102包括初级馈电端口106，该初级馈电端口106包括被配置为接收初级输入信号的两个初级信号端子。在一些实施例中，初级馈电端口106包括差分端口，该差分端口被配置为接收差分输入信号。在这样的实施例中，初级输入信号可以包括差分输入信号。然而，在其他实施例中，初级馈电端口102可以包括单端输入端口，该单端输入端口被配置为接收单端信号。在一些实施例中，次级绕组电路104包括次级馈电端口108，该次级馈电端口108包括两个次级信号端子，这两个次级信号端子被配置为提供次级输出信号。在一些实施例中，次级馈电端口108包括差分端口，该差分端口被配置为提供差分输入信号。在这样的实施例中，次级输出信号可以包括差分输出信号。然而，在其他实施例中，次级馈电端口108可以包括单端输出端口，该单端输出端口被配置成为提供单端信号。

在一些实施例中，初级绕组电路102可以包括至少一匝初级导电绕组，该初级导电绕组被布置为位于衬底的第一电介质层中的第一N边多边形。在一些实施例中，初级导电绕组包括初级金属绕组。在一些实施例中，与初级导电绕组相关联的初级馈电端口106被布置在第一N边多边形的任何一边上。在一些实施例中，初级绕组电路102还包括初级中心抽头端口，该初级中心抽头端口包括导电连接件，该导电连接件耦合到初级导电绕组中针对两个初级信号端子的中心点。在一些实施例中，初级中心抽头端口位于衬底的第三电介质层中，并通过多个通孔耦合至初级导电绕组的中心点。在一些实施例中，次级绕组电路104包括至少一匝次级导电绕组，该次级导电绕组被布置为位于衬底的不同的第二电介质层中的第二N边多边形。在一些实施例中，次级导电绕组包括次级金属绕组。在一些实施例中，与次级导电绕组相关联的次级馈电端口108被布置在第二N边多边形的任何一边上。

在一些实施例中，次级绕组电路104还包括次级中心抽头端口，该次级中心抽头端口包括导电连接件(例如，金属连接件)，该导电连接件耦合到次级导电绕组中针对两个次级信号端子的中心点。在一些实施例中，次级中心抽头端口位于衬底的第四电介质层中，并通过多个通孔耦合至次级导电绕组的中心点。在一些实施例中，第三电介质层和第四电介质层是相同的。在一些实施例中，第一N边多边形和第二N边多边形可以是等边多边形或非等边多边形。在一些实施例中，N可以是大于或等于4的任何数(即，N≥4)。在一些实施例中，与初级导电绕组和次级导电绕组相关联的匝数可以是相同的。但是，在其他实施例中，与初级导电绕组和次级导电绕组相关联的匝数可以是不同的(例如，升压变压器，降压变压器等)。

在一些实施例中，初级绕组电路102和次级绕组电路104被布置为沿着初级导电绕组和次级导电绕组在预定位置处彼此交叠。在一些实施例中，预定位置包括比沿着初级导电绕组和次级导电绕组的所有位置少的多个位置。特别地，在一个实施例中，初级绕组电路102和次级绕组电路104被配置为在形状和尺寸上彼此相同，并且次级绕组电路104关于初级绕组电路102旋转预定的旋转角度，使得初级绕组电路102和次级绕组电路104沿着初级导电绕组和次级导电绕组在预定位置处交叠，在下面的实施例中提供其进一步的细节。此外，在另一实施例中，与次级绕组电路104相关联的次级导电绕组和与初级绕组电路102相关联的初级导电绕组在一个或多个相应边彼此交错，沿着初级导电绕组和次级导电绕组形成一个或多个交错边，使得初级绕组电路和次级绕组电路沿着初级导电绕组和次级导电绕组在预定位置处交叠，在下面的实施例中给出其进一步的细节。

图2示出了根据本公开的一个实施例的芯片上变压器电路200的示例性实施方式。在一些实施例中，芯片上变压器电路200包括图1中的芯片上变压器电路100的实施方式的一种可能方式。芯片上变压器电路200包括初级绕组电路202，该初级绕组电路202包括三匝初级导电绕组(例如，金属绕组)，该初级导电绕组以具有八条边的八边形形状布置在衬底的第一电介质层上。然而，在其他实施例中，初级绕组电路202可以具有任意数量的匝数(大于或小于三)，并且可以被布置为具有多于或少于八条边(例如，N条边)。在该实施例中，对于每一匝，正交边具有与对角边不同的长度。但是，在其他实施例中，多边形的每条边的长度可以不同地定义(例如，相等的边或不相等的边)。芯片上变压器电路200还包括次级绕组电路204，该次级绕组电路204包括三匝次级导电绕组(例如，金属绕组)，该次级导电绕组以具有八条边的八边形形状形状布置在衬底的不同的第二电介质层上。

在一些实施例中，次级绕组电路204被配置为在形状和大小上与初级绕组电路202相同或基本相同。然而，在其他实施例中，次级绕组电路204可以具有不同的尺寸，例如，与初级绕组电路202相比，每一边的长度可以不同。在一些实施例中，初级绕组电路202和次级绕组电路204关于公共中心点210对称地布置。在一些实施例中，次级绕组电路204关于初级绕组电路202旋转(顺时针或逆时针)预定的旋转角度θ，使得初级绕组电路202和次级绕组电路204沿着初级导电绕组和次级导电绕组在预定位置(例如215a，215b等)处彼此交叠。在一些实施例中，预定位置包括少于沿着初级导电绕组和次级导电绕组的所有可用位置的多个位置。在一些实施例中，次级绕组电路204相对于初级绕组电路202关于公共中心点210旋转预定的旋转角度。

在该实施例中，次级导电绕组被显示为包括与初级绕组电路202相同的匝数(即，三匝)。然而，在其他实施例中，次级导电绕组中的匝数可以与初级绕组电路202不同。在该实施例中，预定旋转角度包括45度。然而，在其他实施例中，旋转角度可以不同。在一些实施例中，次级绕组电路204关于初级绕组电路202旋转，以优化芯片上变压器电路200的耦合系数和自谐振频率。在一些实施例中，以在旋转位置中获得最佳耦合系数和自谐振频率的方式选择初级绕组电路202和次级绕组电路204的每一边的长度。

在一些实施例中，初级绕组电路202包括初级馈电端口206，该初级馈电端口206包括第一初级信号端子p1 206a和第二初级信号端子p2 206b。在一些实施例中，初级绕组电路202还包括初级中心抽头端口CT1 207，该初级中心抽头端口CT1 207包括导电连接件，该导电连接件耦合到初级导电绕组中针对两个初级信号端子206a和206b的中心点。在一些实施例中，初级中心抽头端口CT1 207位于衬底的第三电介质层中，并通过多个通孔耦合至初级导电绕组的中心点，如图3b所示。在一些实施例中，次级绕组电路204包括次级馈电端口208，该次级馈电端口208包括第一次级信号端子s1 208a和第二次级信号端子s2 208b。在一些实施例中，次级绕组电路204还包括次级中心抽头端口CT2 209，该次级中心抽头端口CT2 209包括导电连接件(例如，金属连接件)，该导电连接件耦合到次级导电绕组中针对两个次级信号端子208a和208b的中心点。在一些实施例中，次级中心抽头端口CT1 207位于衬底的第三电介质层中，并通过多个通孔耦合至次级导电绕组的中心点，如图3b所示。

在一些实施例中，可以移除次级中心抽头端口CT2 209，并且可以将两个次级信号端子中的一个(例如，S1 208a)电耦合到AC接地端，从而将芯片上变压器电路200配置为平衡转换器(balun)(平衡-不平衡)。在平衡转换器模式中，芯片上变压器电路200可以被配置为将初级侧的差分信号转换为次级侧的单端信号。替代地，在平衡转换器模式中，芯片上变压器电路200可以被配置为将次级侧的单端信号转换为初级侧的差分信号。在一些实施例中，初级绕组电路202被布置为关于初级中心线212(在一些实施例中也称为初级侧对称线)对称，该初级中心线212包括与初级绕组电路202相关联的初级馈电端口206的两个初级端子p1和p2之间的直线，并且穿过公共中心点210。类似地，次级绕组电路204被布置为关于次级中心线214(在一些实施例中也称为次级侧对称线)对称，该次级中心线214包括与次级绕组电路204相关联的次级馈电端口208的两个次级端子s1和s2之间的直线，并且穿过公共中心点210。

在该实施例中，初级馈电端口206和次级馈电端口208在正交方向上相对于彼此布置。然而，在其他实施例中，初级馈电端口206和次级馈电端口208可以以不同的取向相对于彼此布置。例如，图3a描绘了芯片上变压器电路300，该芯片上变压器电路300包括初级绕组电路302和次级绕组电路304，所述初级绕组电路302和次级绕组电路304具有在对角线方向上针对彼此布置的初级馈电端口306和次级馈电端口308。因此，在本实施例中，初级中心线和次级中心线重叠以形成对称线305。芯片上变压器电路300的所有其他特征类似于图2中的芯片上变压器电路200，因此，以上关于图2的所有说明也适用于图3。此外，在其他实施例中，芯片上变压器电路200的初级馈电端口206和次级馈电端口208可以相对于彼此在非正交或非对角方向上布置。

图3b示出了芯片上变压器电路300关于对称线305的截面图。在图3b中，可以看出初级导电绕组302被布置在电介质层352中，并且次级导电绕组被布置在电介质层354中。此外，初级导电绕组相对于次级导电绕组移位了位移距离362。此外，在图3b中，可以看出，初级中心抽头端口CT1被布置在电介质层356中，并且使用多个通孔358耦合到初级导电绕组302的中心点。类似地，次级中心抽头端口CT2被布置在电介质层356中，并且使用多个通孔360耦合到次级导电绕组304的中心点。虽然各种电介质层352、354和356被示出为相邻的层，但是在其他实施例中，电介质层352、354和356可以彼此不相邻。而且，在各种电介质层352、354和356中布置各种绕组的顺序可以不同。例如，在一些实施例中，初级绕组电路302可以被布置在电介质层354中，并且次级绕组电路304可以被在电介质层352中。

图4示出了根据本公开的一个实施例的芯片上变压器电路400的另一示例性实施方式。在一些实施例中，芯片上变压器电路400描绘了图2中的芯片上变压器电路200的实施方式的另一种可能方式。芯片上变压器电路400包括初级绕组电路402，该初级绕组电路402包括两匝初级导电绕组，该初级导电绕组以八边形形式布置在衬底的第一电介质层中。芯片上变压器电路400还包括次级绕组电路404，该次级绕组电路404包括两匝次级导电绕组，该次级导电绕组以八边形的形式布置在衬底的不同的第二电介质层中。初级绕组电路402包括初级馈电端口406，并且次级绕组电路404包括次级馈电端口408，初级馈电端口406和次级馈电端口408相对于彼此成135度布置。芯片上变压器电路400的所有其他特征与图2中的芯片上变压器电路200相似，因此，以上关于图2的所有说明也适用于图4。

图5示出了根据本公开的一个实施例的芯片上变压器电路500的另一示例性实施方式。在一些实施例中，芯片上变压器电路500描绘了图2中的芯片上变压器电路200的实施方式的另一种可能方式。芯片上变压器电路500包括初级绕组电路502，该初级绕组电路502包括单匝初级导电绕组，该初级导电绕组以十边形(N＝10)的形式布置在衬底的第一电介质层中。芯片上变压器电路500还包括次级绕组电路504，该次级绕组电路504包括单匝次级导电绕组，该次级导电绕组以十边形的形式布置在衬底的不同的第二电介质层中。次级绕组电路504相对于初级绕组电路502旋转18度。芯片上变压器电路500的所有其他特征与图2中的芯片上变压器电路200相似，因此，以上关于图2的所有说明也适用于图5。

图6示出了根据本公开的一个实施例的芯片上变压器电路600的示例性实施方式。在一些实施例中，芯片上变压器电路600包括图1中的芯片上变压器电路100的实施方式的另一种可能方式。芯片上变压器电路600包括初级绕组电路602，该初级绕组电路602包括单匝初级导电绕组(例如，金属绕组)，该初级导电绕组以具有八条边的八边形形状的形状布置在衬底的第一电介质层上。然而，在其他实施例中，初级绕组电路602可以具有任何匝数，并且可以被布置为具有多于或少于八条边。在一些实施例中，初级绕组电路602包括等边多边形，即，该多边形的所有边的长度相等(在该实施例中，为等边八边形)。但是，在其他实施例中，多边形的每一边的长度可以不同地限定(例如，相等的边或不相等的边)。芯片上变压器电路600还包括次级绕组电路604，该次级绕组电路604包括单匝次级导电绕组(例如，金属绕组)，该次级导电绕组以具有八条边的八边形形状形状布置在衬底的不同的第二电介质层上。在该实施例中，次级导电绕组被显示为包括与初级绕组电路202相同的匝数(即1匝)。然而，在其他实施例中，次级导电绕组604中的匝数可以与初级绕组电路602不同。

在一些实施例中，初级绕组电路602包括初级馈电端口606，该初级馈电端口606包括第一初级信号端子p1 606a和第二初级信号端子p2 606b。在一些实施例中，初级绕组电路602还包括初级中心抽头端口CT1 607，该初级中心抽头端口CT1 607包括导电连接件，该导电连接件耦合到初级导电绕组中针对两个初级信号端子606a和606b的中心点。在一些实施例中，初级中心抽头端口CT1 607位于衬底的第三电介质层中，并且通过多个通孔耦合至初级导电绕组的中心点。在一些实施例中，次级绕组电路604包括次级馈电端口608，该次级馈电端口608包括第一次级信号端子s1 608a和第二次级信号端子s2 608b。在一些实施例中，次级绕组电路604还包括次级中心抽头端口CT2 609，该次级中心抽头端口CT2 609包括导电连接件(例如，金属连接件)，该导电连接件耦合至次级导电绕组中针对两个次级信号端子608a和608b的中心点。在一些实施例中，次级中心抽头端口CT2 609位于衬底的第三电介质层中，并且通过多个通孔耦合至次级导电绕组的中心点。在一些实施例中，可以移除次级中心抽头端口CT2 609，并且可以将两个次级信号端子中的一个(例如，S1 608a)电耦合到AC接地端，以将芯片上变压器电路600配置为平衡转换器(平衡-不平衡)。在平衡转换器模式中，芯片上变压器电路600可以被配置为将初级侧的差分信号转换为次级侧的单端信号。替代地，在平衡转换器模式中，芯片上变压器电路600可以被配置为将次级侧的单端信号转换为初级侧的差分信号。

在一些实施例中，初级绕组电路602和次级绕组电路604被布置为关于中心线605(在一些实施例中也称为对称线)对称。在一些实施例中，中心线605穿过与初级导电绕组相关联的两个初级信号端子p1和p2以及与次级导电绕组相关联的两个次级信号端子s1和s2的中间。在一些实施例中，两个初级信号端子和两个次级端子相对于彼此布置在相反的方向上。在一些实施例中，初级绕组电路602的每一边关于次级绕组电路604的对应边对称地对齐，从而形成芯片上变压器电路600的八个对齐的边(例如620a、620b等)。在其他实施例中，其中初级绕组电路602和次级绕组电路604包括N条边，初级绕组电路602的N条边可以相对于次级绕组电路604的N条对应边对称地对齐，从而形成芯片上变压器电路600的N条对齐的边(例如620a、620b等)。在一些实施例中，术语“对称地对齐”可以被解释为意味着在初级导电绕组的每一边的长度相对于次级导电绕组的对应边的长度方面存在对称性，或者在初级导电绕组的每一边到次级导电绕组的相应边之间的距离方面存在对称性。

在该实施例中，与次级绕组电路604相关联的次级导电绕组和与初级绕组电路602相关联的初级导电绕组在两个对齐的边620a和620c处彼此交错，从而形成两个交错的边。然而，在其他实施例中，与次级绕组电路604相关联的次级导电绕组和与初级绕组电路602相关联的初级导电绕组在一个或多个相应边彼此交错，从而形成沿着初级导电绕组和次级导电绕组一个或多个交错边，使得初级绕组电路602和次级绕组电路604沿着初级导电绕组和次级导电绕组在预定位置处彼此交叠。在一些实施例中，预定位置包括少于沿着初级导电绕组和次级导电绕组的所有可用位置的多个位置。在一些实施例中，初级导电绕组和次级导电绕组关于彼此交错的用法可以被解释为意味着初级导电绕组和次级导电绕组彼此交叉。在一些实施例中，除了对齐的边包括初级馈电端口606和次级馈电端口608外(即，达到N-2个交错的边(如果总共有N个对齐的边))，一个或多个交错的边可以包括与芯片上变压器电路600相关联的一个或多个对齐的边。在一些实施例中，一个或多个交错的边包括至少一对边，该至少一对边包括围绕中心线成镜像的两个对齐的边，如图6中的情况。替代地，在一些实施例中，除了包括初级馈电端口606和次级馈电端口608的对齐的边之外，一个或多个交错的边包括每个对齐的边。

图7示出了根据本公开的一个实施例的芯片上变压器电路700的另一示例性实施方式。在一些实施例中，芯片上变压器电路700描绘了图6中的芯片上变压器电路600的实施方式的另一种可能方式。芯片上变压器电路700包括初级绕组电路702，该初级绕组电路702包括两匝初级导电绕组(例如，金属绕组)，该初级导电绕组以具有八条边的等边八边形形状布置在衬底的第一电介质层上。芯片上变压器电路700还包括次级绕组电路704，该次级绕组电路704包括两匝次级导电绕组(例如，金属绕组)，该次级导电绕组以具有八条边的等边八边形形状的形状布置在衬底的不同的第二电介质层上。初级绕组电路702的每一边相对于次级绕组电路704的对应边对称地对齐，以形成多个对齐的边，例如720a、720c等。在该实施例中，与次级绕组电路704相关联的次级导电绕组和与初级绕组电路702相关联的初级导电绕组在两个对齐的边720a和720c处彼此交错，从而形成两个交错的边。

在初级绕组电路702或次级绕组电路704具有多匝的实施例中，和初级绕组电路702相关联的每一匝与次级绕组电路704的每一匝在交错边处交错(或交叠)。例如，在交错边720a上，和初级绕组电路702相关联的每一匝与次级绕组电路704的每一匝在交错边处交错(或交叠)。在一些实施例中，初级绕组电路702还包括金属桥722，该金属桥722被配置为以串联模式耦合两匝初级导电绕组，以具有更大的电感。类似地，次级绕组电路704还包括金属桥724，该金属桥724被配置为以串联模式耦合两匝次级导电绕组，以具有更大的电感。芯片上变压器电路700的所有其他特征类似于图6中的芯片上变压器电路600，因此，以上关于图6的所有说明也适用于图7。

图8示出了根据本公开的一个实施例的芯片上变压器电路800的另一示例性实施方式。在一些实施例中，芯片上变压器电路800描绘了图6中的芯片上变压器电路600的实施方式的另一种可能方式。芯片上变压器电路800包括初级绕组电路802，该初级绕组电路802包括单匝初级导电绕组(例如，金属绕组)，该初级导电绕组以具有八条边的等边八边形形状布置在衬底的第一电介质层上。芯片上变压器电路800还包括次级绕组电路804，该次级绕组电路804包括单匝次级导电绕组(例如，金属绕组)，该次级导电绕组以具有八条边的等边八边形形状的形状布置在衬底的不同的第二电介质层上。初级绕组电路802的每一边相对于次级绕组电路804的对应边对称地对齐，以形成八条对齐的边，例如820a、820b、820c等。在该实施例中，与次级绕组电路804相关联的次级导电绕组和与初级绕组电路802相关联的初级导电绕组在六个对齐的边820a、820b、820c等处彼此交错，从而形成6个交错的边(即，N-2)。在一些实施例中，这六个交错的边包括芯片上变压器电路800的所有对齐的边，除了包括初级馈电端口和次级馈电端口的对齐的边以外。芯片上变压器电路800的所有其他特征类似于图6中的芯片上变压器电路600，因此，以上关于图6的所有说明也适用于图8。

图9示出了根据本公开的一个实施例的芯片上变压器电路900的另一示例性实施方式。在一些实施例中，芯片上变压器电路900描绘了图6中的芯片上变压器电路600的实施方式的另一种可能方式。芯片上变压器电路900包括初级绕组电路902，该初级绕组电路902包括单匝初级导电绕组(例如，金属绕组)，该初级导电绕组以具有十条边的等边十边形形状布置在衬底的第一电介质层上。芯片上变压器电路900还包括次级绕组电路904，该次级绕组电路904包括单匝次级导电绕组(例如，金属绕组)，该次级导电绕组以具有十条边的等边十边形形状布置在衬底的不同的第二电介质层上。初级绕组电路902的每一边相对于次级绕组电路904的对应边对称地对齐以形成10个对齐的边，例如920a、920b等。在该实施例中，与次级绕组电路904相关联的次级导电绕组和与初级绕组电路902相关联的初级导电绕组在八个对齐的边上彼此交错，从而形成八个交错的边(即，N-2)。在一些实施例中，这八个交错的边包括芯片上变压器电路900的所有对齐的边，除了包括初级馈电端口和次级馈电端口的对齐的边以外。芯片上变压器电路900的所有其他特征与图6中的芯片上变压器电路600相似，因此，以上关于图6的所有说明也适用于图9。

图10示出了根据本公开的一个实施例的用于芯片上变压器电路的方法1000的流程图。这里参考图1中的芯片上变压器电路100和图2中的芯片上变压器电路200来说明方法1000。在1002，在衬底的第一电介质层中提供包括至少一匝被布置为第一N边多边形的初级导电绕组的初级绕组电路(例如，图2中的初级绕组电路202)。在1004，在衬底的不同的第二电介质层中提供包括至少一匝被布置为第二N边多边形的次级导电绕组的次级绕组电路(例如，图2中的次级绕组电路204)。在一些实施例中，次级绕组电路和初级绕组电路在形状和尺寸上相同。在1006，关于公共中心点(例如，图2中的公共中心点210)对称地设置初级绕组电路和次级绕组电路。

在一些实施例中，初级绕组电路被布置为关于初级中心线(例如，图2中的初级中心线212)对称，该初级中心线包括与该初级绕组相关联的初级馈电端口的两个初级端子之间的直线，并且次级绕组电路被布置为关于次级中心线(例如，图2中的次级中心线)对称，该次级中心线包括与次级绕组电路相关联的次级馈电端口的两个次级端子之间的直线，其中初级中心线和次级中心线穿过公共中心点。在1008，次级绕组电路相对于初级绕组电路关于公共中心点旋转预定旋转角(例如，图2中的预定旋转角θ)，使得初级绕组电路和次级绕组电路沿着初级导电绕组和次级导电绕组在预定位置处彼此交叠。在1010，在衬底的不同的第三层中提供包括第一导电连接件的初级中心抽头端口(例如，图2中的初级中心抽头端口207)，并且将第一导电连接件通过多个通孔耦合到初级导电绕组的中心点，在衬底的第三层中提供包括第二导电连接件的次级中心抽头端口(例如，图2中的次级中心抽头端口209)，并且将第二导电连接件通过多个通孔耦合到次级导电绕组的中心点。

图11示出了根据本公开的一个实施例的用于芯片上变压器电路的方法1100的流程图。这里参考图1中的芯片上变压器电路100和图6中的芯片上变压器电路600来说明方法1100。在1102，在衬底的第一电介质层中提供包括至少一匝被布置为第一N边多边形的初级导电绕组的初级绕组电路(例如，图6中的初级绕组电路602)。在1104，在衬底的不同的第二电介质层中提供包括至少一匝被布置为第二N边多边形的次级导电绕组的次级绕组电路(例如，图6中的次级绕组电路604)。在1106，将初级绕组电路和次级绕组电路布置为关于中心线(例如，图6中的中心线605)对称。在一些实施例中，中心线包括一直线，该直线穿过与初级导电绕组相关联的两个初级信号端子(图6中的p1、p2)和与次级导电绕组相关联的两个次级信号端子(图6中的s1、s2)的中间。在一些实施例中，两个初级信号端子和两个次级端子相对于彼此布置在相反的方向上。

在1108，初级绕组电路的N条边相对于次级绕组电路的相应的N条边对称地对齐，从而形成芯片上变压器电路的N个对齐的边(例如，图6中的对齐的边620a、620b等)。在1110，与次级绕组电路相关联的次级导电绕组和与初级绕组电路相关联的初级导电绕组在一个或多个相应边处彼此交错或交叠，从而沿着初级导电绕组和次级导电绕组形成一个或多个交错的边，使得初级绕组电路和次级绕组电路沿着初级导电绕组和次级导电绕组在预定位置处彼此交叠。在一些实施例中，一个或多个交错的边可以包括与芯片上变压器电路相关联的一个或多个对齐的边，除了包括初级馈电端口和次级馈电端口的对齐的边以外(即，达到N-2个交错的边(如果总共有N个对齐的边))。在一些实施例中，一个或多个交错的边包括至少一对边，该至少一对边包括围绕中心线成镜像的两个对齐的边。替代地，在一些实施例中，一个或多个交错的边包括每个对齐的边，除了包括初级馈电端口和次级馈电端口的对齐的边以外。在1110，在衬底的不同的第三层中提供包括第一导电连接件的初级中心抽头端口(例如，图6中的初级中心抽头端口607)，并且将第一导电连接件通过多个通孔耦合到初级导电绕组的中心点，在衬底的第三层中提供包括第二导电连接件的次级中心抽头端口(例如，图6中的次级中心抽头端口609)，并且将第二导电连接件通过多个通孔耦合到次级导电绕组的中心点。

图12描绘了根据本公开的一个实施例的分布式有源变压器(DAT)功率组合器电路1200的简化框图。在一些实施例中，DAT功率组合器电路1200用于组合与来自多个装置(例如，功率放大器)的多个输入信号相关联的功率。DAT功率组合器电路1200包括第一DAT电路1202和第二DAT电路1204。在一些实施例中，第一DAT电路1202包括第一输入端口1202a和第二输入端口1202b，该第一输入端口1202a和第二输入端口1202b被配置为分别接收第一输入信号1203和第二输入信号1205。在一些实施例中，第一DAT电路1202可以包括第一初级绕组电路(未示出)，该第一初级绕组电路包括第一输入端口1202a和第二输入端口1202b，其进一步的细节在下面的实施例中提供。在一些实施例中，第一DAT电路1202还包括第一输出端口1208，该第一输出端口1208被配置为提供第一输出信号1211。在一些实施例中，第一DAT电路1202还可以包括第一次级绕组电路(未示出)，该第一次级绕组电路包括第一输出端口1208，其进一步的细节在下面的实施例中提供。在一些实施例中，基于第一输入信号1203和第二输入信号1205生成第一输出信号1211。在该实施例中，第一DAT电路1202被描绘为2：1功率组合器，该2：1功率组合器被配置为组合两个输入信号(即，在这种情况下为1203和1205)并基于其生成第一输出信号(即1211)。然而，在其他实施例中，第一DAT电路1202可以被配置为组合多于两个的输入信号。在这样的实施例中，第一DAT电路1202可以包括多于两个的输入端口。换句话说，在一些实施例中，第一DAT电路1202可以包括至少两个输入端口，所述至少两个输入端口被配置为接收分别与之相关联的至少两个输入信号。

在一些实施例中，第一输入端口1202a和第二输入端口1202b包括差分输入端口。在这样的实施例中，第一输入信号1203和第二输入信号1205包括差分输入信号。在一些实施例中，第一输出端口1208包括差分输出端口。在这样的实施例中，第一输出信号1211包括差分输出信号。

在一些实施例中，第二DAT电路1204包括第三输入端口1204a和第四输入端口1204b，第三输入端口1204a和第四输入端口1204b被配置为分别接收第三输入信号1207和第四输入信号1209。在一些实施例中，第二DAT电路1204可以包括第二初级绕组电路(未示出)，第二初级绕组电路包括第三输入端口1204a和第四输入端口1204b，其进一步的细节在下面的实施例中提供。在一些实施例中，第二DAT电路1204还包括第二输出端口1210，第二输出端口1210被配置为提供第二输出信号1213。在一些实施例中，第二DAT电路1204还可以包括第二次级绕组电路(未示出)，第二次级绕组电路包括第二输出端口1210，其进一步的细节在下面的实施例中提供。在一些实施例中，基于第三输入信号1207和第四输入信号1209生成第二输出信号1213。在该实施例中，第二DAT电路1204被描绘为2：1功率组合器，该2：1功率组合器被配置为组合两个输入信号(即，在这种情况下为1207和1209)，并基于其生成输出信号(即，1213)。然而，在其他实施例中，第二DAT电路1204可以被配置为组合多于两个的输入信号。在这样的实施例中，第二DAT电路1204可以包括多于两个的输入端口。换句话说，在一些实施例中，第二DAT电路1204可以包括至少两个输入端口，所述至少两个输入端口被配置为接收分别与之相关联的至少两个输入信号。

在一些实施例中，第三输入端口1204a和第四输入端口1204b包括差分输入端口。在这样的实施例中，第三输入信号1207和第四输入信号1209包括差分输入信号。在一些实施例中，第二输出端口1210包括差分输出端口。在这样的实施例中，第二输出信号1213包括差分输出信号。

在一些实施例中，第一DAT电路1202的第一输出端口1208和第二DAT电路1204的第二输出端口1210彼此电连接。在一些实施例中，第一DAT电路1202的第一输出端口1208和第二DAT电路1204的第二输出端口1210在耦合电路1206处(例如，在与其相关联的公共节点处)彼此电连接。在一些实施例中，耦合电路1206被实现为DAT功率组合器电路1200的一部分。然而，在其他实施例中，耦合电路1206被实现为DAT功率组合器电路1200外部的部件。在一些实施例中，耦合电路1206包括射频(RF)焊盘，该射频(RF)焊盘被配置为耦合到负载电路。替代地，在其他实施例中，耦合电路1206包括负载电路。在一些实施例中，第一DAT电路1202的第一输出端口1208和第二DAT电路1204的第二输出端口1210被配置为从耦合电路的相反方向耦合到耦合电路1206。在这样的实施例中，耦合电路1206物理上位于第一DAT电路1202与第二DAT电路1204之间。在一些实施例中，第一DAT电路1202和第二DAT电路1204在物理上以如下方式布置：第一DAT电路1202的第一输出端口1208和第二DAT电路1204的第二输出端口1210从相反方向彼此相对。在一些实施例中，这样的布置使得第一DAT电路1202和第二DAT电路1204能够从距相对端的最小距离处耦合到耦合电路1206。在一些实施例中，减小输出端口(即1208、1210)与耦合电路1206之间的距离，减小了与将输出端口连接至耦合电路1206的额外引线相关联的损耗，从而进一步减小了DAT功率组合器电路1200的插入损耗。

在一些实施例中，第一DAT电路1202可以如图13a-13d中所说明的那样实现。在一些实施例中，第一DAT电路1202包括初级绕组电路1301，该初级绕组电路1301包括初级导电回路(例如，金属绕组)，该初级导电回路包括：第一输入端口1301a(类似于图12中的第一输入端口1202a)，该第一输入端口1301a被配置为接收第一输入信号；和第二输入端口1301b(类似于图12中的第二输入端口1202b)，该第二输入端口1301b被配置为接收第二输入信号，如图13a所示。在一些实施例中，第一输入信号和第二输入信号包括差分信号。在该实施例中，第一输入端口1301a被示出为从第一差分功率放大器接收第一输入信号，并且第二输入端口1301b被示出为从第二差分放大器接收第二输入信号。然而，在其他实施例中，第一输入端口1301a可以被配置为接收第一输入信号，并且第二输入端口1301b可以被配置为从不同于差分放大器的其他差分装置接收第二输入信号。在一些实施例中，初级导电回路包括：第一区段1320a，该第一区段1320a耦合在第一输入端口1301a与第二输入端口1301b之间；和第二区段1320b，该第二区段1320b耦合在第一输入端口1301a与第二输入端口1301b之间。在一些实施例中，初级绕组电路1301可以包括多于两个的输入端口，如以上关于图12所说明的。返回参考图12，在一些实施例中，第一DAT电路1202还包括次级绕组电路1303，该次级绕组电路1303被布置为与初级绕组电路1301邻近。在一些实施例中，次级绕组电路1303包括次级导电回路(例如，金属绕组)，该次级导电回路包括第一输出端口1308(类似于图12中的第一输出端口1208)，该第一输出端口1308被配置为基于第一输入信号和第二输入信号提供第一输出信号，如图13b所示。在一些实施例中，第一输出端口1308包括差分输出端口，如图13b所示。然而，在其他实施例中，第一输出端口1308包括单端输出端口(端子中的一个接地)，如图13c所示。在一些实施例中，通过形成作为最常见的真实情况的次级单端，在从第一输入端口1301a和第二输入端口1301b中的每一个看到的阻抗之间产生了巨大的不平衡。

在一些实施例中，当初级绕组电路1301包括两个输入端口(如此处的情况)时，初级绕组电路1301还包括导线1315(例如，金属导体或绕组)，该导线1315具有第一端和不同的第二端。在一些实施例中，导线1315的第一端耦合到第一初级导电回路的第一区段1320a(例如，与其相关联的中心点)，该第一初级导电回路的第一区段1320a耦合在第一输入端口1301a与第二输入端口1301b之间，并且导线1315的第二端耦合到第一初级导电回路的不同的第二区段1320b(例如，与其相关联的中心点)，该第一初级导电回路的第二区段1320b耦合在第一输入端口1301a与第二输入端口1301b之间。在一些实施例中，导线1315迫使两个区段1320a和1320b的中心具有相同的电势，从而由于初级绕组电路1301与次级绕组电路1303之间的电容性耦合的不对称而改善了不平衡。

再次参考图12，在一些实施例中，第一DAT电路1202还包括虚拟绕组电路1322，该虚拟绕组电路1322包括虚拟导电回路(例如，金属回路)，该虚拟导电回路具有虚拟端口1324，该虚拟端口1324包括接地的第一虚拟端子和浮动的不同的第二虚拟端子。在一些实施例中，虚拟绕组电路1322在物理上以如下方式被布置为与初级绕组电路1301邻近：初级导电回路位于第一次级导电回路与第一虚拟导电回路之间。在一些实施例中，还提供虚拟绕组电路1322以补偿上述的初级绕组电路1301与次级绕组电路1303之间的不平衡。在一些实施例中，虚拟绕组电路1322使得能够复制沿着次级导电回路的长度在第一输出端口1308与接地端上的电压摆幅，同时减小幅度(沿相反方向)，从而使绕组间电容上的电耦合相等。因此，在一些实施例中，虚拟绕组电路1320使第一DAT电路1202的端口不平衡和插入损耗最小化。在一些实施例中，图12中的第二DAT电路1204也以与以上关于图12中的第一DAT电路1202所说明的相同的方式实现。

图14描绘了根据本公开的一个实施例的分布式有源变压器(DAT)功率组合器电路1400的示例性实施方式。在一些实施例中，DAT功率组合器电路1400描绘了图12中的DAT功率组合器电路1200的实施方式的一种可能方式。DAT功率组合器电路1400包括第一DAT电路1402和第二DAT电路1404。在一些实施例中，第一DAT电路1402包括第一初级绕组电路1401，该第一初级绕组电路1401包括第一初级导电回路(例如，金属绕组)，该第一初级导电回路包括：第一输入端口1401a，该第一输入端口1401a被配置为接收第一输入信号1434；和第二输入端口1401b，该第二输入端口1401b被配置为接收第二输入信号1436。在一些实施例中，第一输入端口1401a和第二输入端口1401b沿着第一初级导电回路相对于彼此位于对角线相反的方向上。替代地，在其他实施例中，第一输入端口1401a和第二输入端口1401b可以被不同地布置。在一些实施例中，第一输入信号1434和第二输入信号1436包括差分信号。

在该实施例中，第一输入端口1401a被示出为从第一差分功率放大器电路1426接收第一输入信号1434，第二输入端口1401b被示出为从第二差分放大器电路1428接收第二输入信号1436。然而，在其他实施例中，第一输入端口1401a可以被配置为接收第一输入信号1434，并且第二输入端口1401b可以被配置为从不同于差分放大器的其他差分装置接收第二输入信号1436。第一DAT电路1402还包括第一次级绕组电路1403，该第一次级绕组电路1403被布置为与第一初级绕组电路1401邻近，并且包括第一次级导电回路(例如，金属绕组)，该第一次级导电回路包括第一输出端口1408，该第一输出端口1408被配置为提供第一输出信号1442。在一些实施例中，基于第一输入信号1434和第二输入信号1436在第一次级绕组电路1403处生成第一输出信号1442。在一些实施例中，第一输出端口1408被布置为相对于第一输入端口1401a和第二输入端口1401b正交。然而，在其他实施例中，第一输出端口1408可以被不同地布置。在该实施例中，第一输出端口1408包括具有接地的一个端子的单端输出端口。然而，在其他实施例中，第一输出端口1408可以包括差分输出端口。

在一些实施例中，第二DAT电路1404包括第二初级绕组电路1451，该第二初级绕组电路1451包括第二初级导电回路(例如，金属绕组)，该第二初级导电回路包括：第三输入端口1451a，该第三输入端口1451a被配置为接收第三输入信号1438；和第四输入端口1451b，该第四输入端口1451b被配置为接收第四输入信号1440。在一些实施例中，第三输入端口1451a和第四输入端口1451b沿着第二初级导电回路相对于彼此位于对角线相反的方向上。替代地，在其他实施例中，第三输入端口1451a和第四输入端口1451b可以被不同地布置。在一些实施例中，第三输入信号1438和第四输入信号1440包括差分信号。在该实施例中，第三输入端口1451a被示出为从第三差分功率放大器电路1430接收第三输入信号1438，并且第四输入端口1451b被示出为从第四差分放大器电路1432接收第四输入信号1440。然而，在其他实施例中，第三输入端口1451a可以被配置为接收第三输入信号1438，并且第四输入端口1451b可以被配置为从不同于差分放大器的其他差分装置接收第四输入信号1440。

第二DAT电路1404还包括被布置为与第二初级绕组电路1451邻近的第二次级绕组电路1453。在一些实施例中，第二次级绕组电路1453包括第二次级导电回路(例如，金属绕组)，该第二次级导电回路包括第二输出端口1458，该第二输出端口1458被配置为基于第三输入信号1438和第四输入信号1440提供第二输出信号1444。在一些实施例中，第二输出端口1458被布置为相对于第三输入端口1451a和第四输入端口1451b正交。然而，在其他实施例中，第二输出端口1458可以被不同地布置。在该实施例中，第二输出端口1458包括具有接地的一个端子的单端输出端口。然而，在其他实施例中，第二输出端口1458可以包括差分输出端口。在该实施例中，第一DAT电路1402和第二DAT电路1404被描绘为2：1功率组合器，该2：1功率组合器被配置为组合两个输入信号并基于其生成输出信号。然而，在其他实施例中，第一DAT电路1402和第二DAT电路1404可以被配置为组合多于两个的输入信号。在这样的实施例中，第一DAT电路1402的第一初级绕组电路1401和第二DAT电路1404的第二初级绕组电路1451可以包括多于两个的输入端口。

在一些实施例中，第一DAT电路1402的第一输出端口1408和第二DAT电路1404的第二输出端口1458彼此电连接。在一些实施例中，第一DAT电路1402的第一输出端口1408和第二DAT电路1404的第二输出端口1458在耦合电路1406处彼此电连接。在一些实施例中，耦合电路1406被实现为DAT功率组合器电路1400的一部分。然而，在其他实施例中，耦合电路1406被实现为在DAT功率组合器电路1400外部的部件。在该实施例中，耦合电路1406包括射频(RF)焊盘，该射频(RF)焊盘被配置为耦合到负载电路。在一些实施例中，RF焊盘包括信号焊盘和两个接地焊盘。替代地，在其他实施例中，可以不同地实现耦合电路1406。在一些实施例中，耦合电路1406在物理上位于第一DAT电路1402与第二DAT电路1404之间。在一些实施例中，第一DAT电路1402和第二DAT电路1404在物理上以如下方式布置：第一DAT电路1402的第一输出端口1408和第二DAT电路1404的第二输出端口1458从相反方向面对彼此。在一些实施例中，第一DAT电路1402的第一输出端口1408和第二DAT电路1404的第二输出端口1458相对于彼此精确对齐。然而，在其他实施例中，对齐可以不同。在一些实施例中，这样的布置使得第一DAT电路1402和第二DAT电路1404能够从距相对端的最小距离处耦合到耦合电路1406。在一些实施例中，减小输出端口(即1408、1458)与耦合电路1406之间的距离，减小了与将输出端口连接至耦合电路1406的额外引线相关联的损耗，从而进一步减小了DAT功率组合器电路1400的插入损耗。

在一些实施例中，通过在第一DAT电路1402中形成次级单端，在从第一输入端口1401a和第二输入端口1401b中的每一个看到的阻抗之间产生端口不平衡。因此，为了补偿端口不平衡，在第一初级绕组电路1401内包括第一导线1415(例如，金属导体或绕组)，其中第一导线1415(例如，金属导体或绕组)包括第一端和不同的第二端。在一些实施例中，第一导线1415的第一端耦合到第一初级导电回路的第一区段(未示出)，该第一初级导电回路的第一区段耦合在第一输入端口1401a与第二输入端口1401b之间，第一导线1415的第二端耦合到第一初级导电回路的不同的第二区段(未示出)，该第一初级导电回路的第二区段耦合在第一输入端口1401a和第二输入端口1401b之间，如以上关于图13c所说明的。

在一些实施例中，第一导线1415迫使第一初级导电回路的两个区段的中心具有相同的电势，从而改善由于初级绕组电路1401与次级绕组电路1403之间的电容耦合的不对称性造成的不平衡。在一些实施例中，第一DAT电路1402还包括第一虚拟绕组电路1422，该第一虚拟绕组电路1422包括第一虚拟导电回路(例如，金属回路)，该第一虚拟导电回路具有第一虚拟端口1424，该第一虚拟端口1424包括接地的第一虚拟端子和浮动的不同的第二虚拟端子，如以上关于图13d所说明的。在一些实施例中，第一虚拟绕组电路1422在物理上以如下方式被布置为与第一初级绕组电路1401邻近：第一初级导电回路位于第一次级导电回路与第一虚拟导电回路之间。在一些实施例中，第一虚拟端口1424相对于第一输出端口1408被布置在对角线相反的方向上。在一些实施例中，还提供了第一虚拟绕组电路1422以补偿第一初级绕组电路1401与第一次级绕组电路1403之间的不平衡。

类似地，在一些实施例中，通过在第二DAT电路1404中形成次级单端，在从第三输入端口1451a和第四输入端口1451b中的每一个看到的阻抗之间产生端口不平衡。因此，为了补偿端口不平衡，在第二初级绕组电路1451内包括第二导线1465(例如，金属导体或绕组)。在一些实施例中，第二导线1465包括第一端和不同的第二端，其中第一端耦合到第二初级导电回路的第一区段(未示出)，该第二初级导电回路的第一区段耦合在第三输入端口1451a与第四输入端口1451b之间，并且第二端耦合到第二初级导电回路的不同的第二区段(未示出)，该第二初级导电回路的第二区段耦合在第三输入端口1451a与第四输入端口1451b之间，如上面关于图13c所述。

在一些实施例中，第二导线1465迫使第二初级导电回路的两个区段的中心具有相同的电势，从而改进由于第二初级绕组电路1451与第二次级绕组电路1453之间的电容耦合的不对称而导致的不平衡。在一些实施例中，第二DAT电路1404还包括第二虚拟绕组电路1472，该第二虚拟绕组电路1472包括第二虚拟导电回路(例如，金属回路)，该第二虚拟导电回路具有第二虚拟端口1474，该第二虚拟端口1474包括接地的第一虚拟端子和浮动的不同的第二虚拟端子，如以上关于图13d所说明的。在一些实施例中，第二虚拟绕组电路1472在物理上被布置为与第二初级绕组电路1451邻近：第二初级导电回路位于第二次级导电回路与第二虚拟导电回路之间。在一些实施例中，第二虚拟端口1474相对于第二输出端口1458被布置在对角线相反的方向上。在一些实施例中，还提供了第二虚拟绕组电路1472，以补偿第二初级绕组电路1451与第二次级绕组电路1453之间的不平衡。

图15a和图15b示出了根据本公开的一个实施例的分布式有源变压器(DAT)功率组合器电路的方法1500的流程图。在本文中应注意，图15b中的流程图1500是图15a中的流程图1500的延续，并且不应被解释为单独的方法/流程图。在本文中参考图14中的DAT功率组合器电路1400来说明方法1500。在1502，提供第一DAT电路(例如，图14中的第一DAT电路1402)，该第一DAT电路包括第一初级绕组电路(例如，图14中的第一初级绕组电路1401)和第一次级绕组电路(例如，图14中的第一次级绕组电路1403)。在一些实施例中，第一初级绕组电路包括第一初级导电回路，该第一初级导电回路包括至少两个输入端口(例如，图14中的第一输入端口1401a和第二输入端口1401b)，所述至少两个输入端口被配置为接收分别与其相关联的至少两个输入信号(例如，图14中的第一输入信号1434和第二输入信号1436)；并且第一次级绕组电路包括第一次级导电回路，该第一次级导电回路包括第一输出端口(例如，图14中的第一输出端口1408)，该第一输出端口1408被配置为基于与第一初级绕组电路相关联的至少两个输入信号提供第一输出信号(例如，图14中的第一输出信号1442)。

在1504，提供第二DAT电路(例如，图14中的第二DAT电路1404)，该第二DAT电路包括第二初级绕组电路(例如，图14中的第二初级绕组电路1451)和第二次级绕组电路(例如，图14中的第二次级绕组电路1453)。在一些实施例中，第二初级绕组电路包括第二初级导电回路，该第二初级导电回路包括至少两个输入端口(例如，图14中的第三输入端口1451a和第四输入端口1451b)，所述至少两个输入端口被配置为接收分别与其相关联的至少两个输入信号(例如，图14中的第三输入信号1438和第四输入信号1440)；并且第二次级绕组电路包括第二次级导电回路，该第二次级导电回路包括第二输出端口(例如，图14中的第二输出端口1458)，该第二输出端口被配置为基于与第二DAT电路相关联的至少两个输入信号提供第二输出信号(例如，图14中的第二输出信号1444)。在一些实施例中，与第一初级绕组电路相关联的两个输入信号和与第二初级绕组电路相关联的两个输入信号是不同的。在1506，将第一DAT电路的第一输出端口和第二DAT电路的第二输出端口布置为从相反的方向面对彼此。在1508，第一输出端口和第二输出端口耦合到耦合电路(例如，图14中的耦合电路1406)，该耦合电路在物理上位于第一DAT电路的第一输出端口与第二DAT电路的第二输出端口之间。

在1510，在第一初级绕组电路内提供第一导线(例如，图14中的第一导线1415)。在一些实施例中，第一导线包括：第一端，该第一端耦合到第一初级导电回路的第一区段；和第二端，该第二端耦合到第一初级导电回路的不同的第二区段，如上面关于图14所说明的。在一些实施例中，当第一初级绕组电路包括两个输入端口时，提供第一导线。在一些实施例中，提供第一导线以补偿端口不平衡，如上文关于图13c和图14所说明的。在1512，在第二初级绕组电路内提供第二导线(例如，图14中的第二导线1465)。在一些实施例中，第二导线包括：第一端，该第一端耦合到第一初级导电回路的第一区段；和第二端，该第二端耦合到第一初级导电回路的不同的第二区段。在一些实施例中，当第二初级绕组电路包括两个输入端口时，提供第二导线。在一些实施例中，提供第二导线以补偿端口不平衡，如以上关于图13c和图14所说明的。

在1514，在第一DAT电路内提供第一虚拟绕组电路(例如，图14中的第一虚拟绕组电路1422)。在一些实施例中，第一虚拟绕组电路包括第一虚拟导电回路，该第一虚拟导电回路具有第一虚拟端口(例如，图14中的第一虚拟端口1424)，该第一虚拟端口包括接地的第一虚拟端子和浮动的不同的第二虚拟端子。在一些实施例中，第一虚拟导电回路在物理上以如下方式布置：第一初级导电回路位于第一次级导电回路与第一虚拟导电回路之间。在1516，在第二DAT电路内提供第二虚拟绕组电路(例如，图14中的第二虚拟绕组电路1472)。在一些实施例中，第二虚拟绕组电路包括第二虚拟导电回路，该第二虚拟导电回路具有第二虚拟端口(例如，图14中的第二虚拟端口1474)，该第二虚拟端口包括接地的第一虚拟端子和浮动的不同的第二虚拟端子。在一些实施例中，第二虚拟导电回路在物理上以如下方式布置：第二初级导电回路位于第二次级导电回路与第二虚拟导电回路之间。

图16描绘了根据本公开的一个实施例的堆叠差分放大器电路1600的简化框图。堆叠差分放大器电路1600包括差分放大器电路1602、堆叠放大器电路1604和控制电路1606。在一些实施例中，差分放大器电路1602包括彼此并联耦合的多个单位晶格放大器电路。在一些实施例中，与差分放大器电路1602相关联的每个单位晶格放大器电路可以配置为接收差分输入信号1608。在一些实施例中，每个单位晶格放大器电路均可以包括第一单位晶格晶体管电路和不同的第二单位晶格晶体管电路，该第一单位晶格晶体管电路和不同的第二单位晶格晶体管电路以差分布置彼此耦合，其进一步的细节在下面的实施例中给出。在一些实施例中，堆叠放大器电路1604可以包括第一堆叠晶体管电路和第二堆叠晶体管电路，并且被配置为耦合到差分放大器电路1602，其进一步的细节在下面的实施例中给出。特别地，在一些实施例中，与每个单位晶格放大器电路相关联的第一单位晶格晶体管电路被配置为串联耦合到与堆叠放大器电路1604相关联的第一堆叠晶体管电路。类似地，在一些实施例中，与每个单位晶格放大器电路相关联的第二单位晶格晶体管电路被配置为串联耦合到与堆叠放大器电路1604相关联的第二堆叠晶体管电路。

在一些实施例中，与差分放大器电路1602相关联的每个单位晶格放大器电路可以包括相应尾电流开关电路，该尾电流开关电路耦合到第一单位晶格晶体管电路和第二单位晶格晶体管电路的差分布置。在一些实施例中，尾电流开关电路被配置为选择性地激活或禁用相应的单位晶格放大器电路。在一些实施例中，控制电路1606耦合到差分放大器电路1602，并且被配置为选择性地导通或关断与其相关联的一个或多个尾电流开关电路，以便选择性地激活或禁用一个或多个相应的单位晶格放大器电路。在一些实施例中，选择性地激活和禁用一个或多个单位晶格放大器电路使得能够在低功率工作期间提高堆叠差分放大器电路1600的效率。在一些实施例中，控制电路1606包括数字控制电路，该数字控制电路被配置为以数字方式控制多个尾电流开关电路。在一些实施例中，当所有单位晶格放大器电路被激活时，堆叠差分放大器电路1600以其峰值输出功率工作。在一些实施例中，每个单位晶格放大器电路彼此相同。然而，在其他实施例中，每个单位晶格放大器电路可以是不同的。在一些实施例中，为了实现数字可配置性，基于以二进制方式将被配置用于峰值功率工作的差分放大器电路(或与其关联的晶体管)分段成多个单位晶格放大器电路，来导出每个单位晶格放大器电路的配置(例如，如果被分段成七位，则可以导出128个相同的单位晶格放大器电路)。

图17描绘了根据本公开的一个实施例的堆叠差分放大器电路1700。在一些实施例中，堆叠差分放大器电路1700描绘了图16中的堆叠差分放大器电路1600的详细图示。堆叠差分放大器电路1700包括差分放大器电路1702、堆叠放大器电路1704和控制电路1706。在一些实施例中，差分放大器电路1702包括彼此并联耦合的多个单位晶格放大器电路1702a、1702b、…、1702K。在一些实施例中，每个单位晶格放大器电路，例如单位晶格放大器电路1702a，包括第一单位晶格晶体管电路1708，该第一单位晶格晶体管电路1708包括第一晶体管端子1710、第二晶体管端子1712和第三晶体管端子1714。在一些实施例中，单位晶格放大器电路1702a还包括第二单位晶格晶体管电路1716，该第二单位晶格晶体管电路1716包括第四晶体管端子1720、第五晶体管端子1718和第六晶体管端子1722。本文关于单位晶格放大器电路1702a给出的所有说明同样适用于所有单位晶格放大器电路1702a、…、1702K，并且不应被解释为局限于单位晶格放大器电路1702a。

在一些实施例中，第一单位晶格晶体管电路1708和第二单位晶格晶体管电路1716包括金属氧化物半导体场效应晶体管(MOSFET)。在一些实施例中，与第一单位晶格晶体管电路1708相关联的第一晶体管端子1710、第二晶体管端子1712和第三晶体管端子1714分别包括源极端子、漏极端子和栅极端子。然而，在其他实施例中，与第一单位晶格晶体管电路1708相关联的第一晶体管端子1710、第二晶体管端子1712和第三晶体管端子1714可以被不同地配置。类似地，在一些实施例中，与第二单位晶格晶体管电路1716相关联的第四晶体管端子1720、第五晶体管端子1718和第六晶体管端子1722分别包括源极端子、漏极端子和栅极端子。然而，在其他实施例中，与第二单位晶格晶体管电路1716相关联的第四晶体管端子1720、第五晶体管端子1718和第六晶体管端子1722可以被不同地配置。

在一些实施例中，第一单位晶格晶体管电路1708的第一晶体管端子1710和第二单位晶格晶体管电路1716的第四晶体管端子1720彼此耦合以形成差分布置。在一些实施例中，与每个单位晶格放大器电路1702a、1702b…、1702K相关联的第一单位晶格晶体管电路1708的第二晶体管端子1712耦合在一起，以形成与差分放大器电路1702相关联的第一差分输出端子1728。类似地，与每个单位晶格放大器电路1702a、1702b…、1702K相关联的第二单位晶格晶体管电路1716的第五晶体管端子1718耦合在一起，以形成与差分放大器电路1702相关联的第二差分输出端口1730。在一些实施例中，与每个单位晶格放大器电路1702a、1702b…、1702K相关联的第一单位晶格晶体管电路1708的第三晶体管端子1714和第二单位晶格晶体管电路1716的第六晶体管端子1722可以耦合到差分输入电路(未示出)，该差分输入电路被配置为向单位晶格放大器电路1702a、1702b…、1702K提供差分输入信号1760。

在一些实施例中，与每个单位晶格放大器电路1702a、1702b…、1702K相关联的第一单位晶格晶体管电路1708的第三晶体管端子1714和第二单位晶格晶体管电路1716的第六晶体管端子1722可以进一步耦合到输入偏置电路(未示出)，该输入偏置电路被配置为向第一单位晶格晶体管电路1708的第三晶体管端子1714和第二单位晶格晶体管电路1716的第六晶体管端子1722提供偏置电压。在一些实施例中，单位晶格放大器电路1702a还包括尾电流开关电路1746，该尾电流开关电路1746包括晶体管电路，该晶体管电路被配置为选择性地激活或禁用单位晶格放大器电路1702a。在一些实施例中，当尾电流开关电路1746导通时，相应的单位晶格放大器电路(例如，单位晶格放大器电路1702a)被激活，并且当尾电流开关电路1746关断时，相应的单位晶格放大器电路被禁用。在一些实施例中，尾电流开关电路1746包括第一尾端子1748、第二尾端子1750和第三尾端子1752。在一些实施例中，第一尾端子1748、第二尾端子1750和第三尾端子1752分别包括漏极端子、源极端子和栅极端子。然而，在其他实施例中，与尾电流开关电路1746相关联的第一尾端子1748、第二尾端子1750和第三尾端子1752可以被不同地配置。

在一些实施例中，尾电流开关电路1746的第一尾端子1748耦合到差分导线1762，该差分导线1762将第一单位晶格晶体管电路1708的第一晶体管端子1710与第二单位晶格晶体管电路1716的第四晶体管端子1720耦合。在一些实施例中，差分导线1762是指将第一单位晶格晶体管电路1708的第一晶体管端子1710与第二单位晶格晶体管电路1716的第四晶体管端子1720耦合的任何导电介质。在一些实施例中，差分导线1762可以是第一晶体管端子1710和第四晶体管端子1720本身的一部分。然而，在其他实施例中，差分导线1762可以不是第一晶体管端子1710和第四晶体管端子1720本身的一部分，并且可以包括导电迹线等。在一些实施例中，尾电流开关电路1746的第二尾端1750耦合到公共接地端。

此外，在一些实施例中，尾电流开关电路1746的第三尾端子1752耦合到控制电路1706。在一些实施例中，控制电路1706被配置为基于堆叠差分放大器电路1700的输出要求导通或关断尾电流开关电路1746，以选择性地激活或禁用单位晶格放大器电路1702a。在一些实施例中，控制电路1706还被配置为导通或关断与一个或多个单位晶格放大器电路1702a、1702b、…、1702K相关联的一个或多个尾电流开关电路1746，以便选择性地激活或禁用相应的单位晶格放大器电路。在一些实施例中，选择性地激活和禁用一个或多个单位晶格放大器电路1702a、1702b、…、1702K使得能够在低功率工作期间提高堆叠差分放大器电路1700的效率。在一些实施例中，控制电路1706包括数字控制电路，该数字控制电路被配置为以数字方式控制多个尾电流开关电路。在一些实施例中，当所有单位晶格放大器电路1702a、1702b、…、1702K被激活时，堆叠差分放大器电路1700以其峰值输出功率工作。在一些实施例中，每个单位晶格放大器电路1702a、1702b、…、1702K的配置彼此相同。然而，在其他实施例中，每个单位晶格放大器电路1702a、1702b、…、1702K的配置可以不同。在一些实施例中，为了实现数字可配置性，基于以二进制方式将被配置用于峰值功率工作的差分放大器电路(或与其相关联的晶体管)分段成多个单位功率放大器电路1702a、1702b、…、1702K来导出每个单位晶格放大器电路的配置(例如，如果被分段成七位，则可以导出128个相同的单位晶格放大器电路)。

在一些实施例中，堆叠放大器电路1704包括第一堆叠晶体管电路1733，该第一堆叠晶体管电路1733包括第一堆叠端子1734、第二堆叠端子1742和第三堆叠端子1738。在一些实施例中，堆叠放大器电路1704还包括第二堆叠晶体管电路1735，该第二堆叠晶体管电路1735包括第四堆叠端子1736、第五堆叠端子1744和第六堆叠端子1740。在一些实施例中，第一堆叠晶体管电路1733和第二堆叠晶体管电路1735包括MOSFET。在一些实施例中，与第一堆叠晶体管电路1733相关联的第一堆叠端子1734、第二堆叠端子1742和第三堆叠端子1738分别包括源极端子、漏极端子和栅极端子。然而，在其他实施例中，与第一堆叠晶体管电路1733相关联的第一堆叠端子1734、第二堆叠端子1742和第三堆叠端子1738可以被不同地配置。在一些实施例中，与第二堆叠晶体管电路1735相关联的第四堆叠端子1736、第五堆叠端子1744和第六堆叠端子1740分别包括源极端子、漏极端子和栅极端子。然而，在其他实施例中，与第二堆叠晶体管电路1735相关联的第四堆叠端子1736、第五堆叠端子1744和第六堆叠端子1740可以被不同地配置。

在一些实施例中，第一堆叠晶体管电路1733的第一堆叠端子1734耦合到差分放大器电路1702的第一差分输出端子1728。类似地，在一些实施例中，第二堆叠晶体管电路1735的第四堆叠端子1736耦合到差分放大器电路1702的第二差分输出端子1730。在一些实施例中，第一堆叠晶体管电路1733的第二堆叠端子1742和第二堆叠晶体管电路1735的第五堆叠端子1744被配置为耦合至另一电路(未示出)，例如负载电路。在一些实施例中，第一堆叠晶体管电路1733的第二堆叠端子1742和第二堆叠晶体管电路1735的第五堆叠端子1744一起包括与堆叠差分放大器电路1700相关联的差分输出端口，并且被配置为向另一电路提供差分输出信号。在一些实施例中，另一电路可以包括另一堆叠放大器电路(未示出)，以实现多层堆叠，以便增加由堆叠差分放大器电路1700传递的输出功率。在一些实施例中，第一堆叠晶体管电路1733的第三堆叠端子1738可以耦合到第一堆叠偏置电路(未示出)，该第一堆叠偏置电路被配置为偏置第一堆叠晶体管电路1733。类似地，在一些实施例中，第二堆叠晶体管电路1735的第六堆叠端子1740可以耦合到第二堆叠偏置电路(未示出)，该第二堆叠偏置电路被配置为偏置第二堆叠晶体管电路1735。

在一些实施例中，单位晶格放大器电路1702a还包括第一中和电容1724，该第一中和电容1724耦合在第一单位晶格晶体管电路1708的漏极端子1712与第二单位晶格晶体管电路1716的栅极端子1722之间。在一些实施例中，第一中和电容1724使得能够中和与第一单位晶格晶体管电路1708相关联的栅极漏极电容。在一些实施例中，使用重叠的金属电容来实现用于每个单位晶格放大器电路1702a、1702b…、1702K的第一中和电容1724，从而能够实现紧凑的布局。在一些实施例中，单位晶格放大器电路1702a还包括第二中和电容1726，该第二中和电容1726耦合在第二单位晶格晶体管电路1716的漏极端子1718与第一单位晶格晶体管电路1708的栅极端子1714之间。在一些实施例中，第二中和电容1726使得能够中和与第二单位晶格晶体管电路1716相关联的栅极漏极电容。在一些实施例中，使用重叠的金属电容来实现用于每个单位晶格放大器电路1702a、1702b…、1702K的第二中和电容1726，从而能够实现紧凑的布局。

在一些实施例中，堆叠差分放大器电路1700还包括差分并联支路电路1732。在一些实施例中，差分并联支路电路1732被配置为在与每个单位晶格放大器电路1702a、1702b、…、1702K相关联的第一单位晶格晶体管电路1708与第一堆叠放大器电路1733之间提供更好的匹配。在一些实施例中，差分并联支路电路1732还被配置为在与每个单位晶格放大器电路1702a、1702b、…、1702K相关联的第二单位晶格晶体管电路1716与第二堆叠放大器电路1735之间提供更好的匹配。在一些实施例中，差分并联支路电路1732包括传输线。然而，在其他实施例中，差分并联支路电路1732可以被不同地实现。在一些实施例中，差分并联支路电路1732包括第一端和不同的第二端。在一些实施例中，差分并联支路电路1732的第一端耦合到第一导线1754，该第一导线1754将差分放大器电路1702的第一差分输出端子1728耦合到第一堆叠晶体管电路1733的第一堆叠端子1734。在一些实施例中，差分并联支路电路1732的第二端耦合到第二导线1756，该第二导线1756将差分放大器电路1702的第二差分输出端子1730耦合到第二堆叠晶体管电路1735的第四堆叠端子1736。在一些实施例中，第一导线1754是指将差分放大器电路1702的第一差分输出端子1728电耦合到第一堆叠晶体管电路1733的第一堆叠端子1734的任何导电介质。在一些实施例中，第一导线1754可以是第一差分输出端子1728和第一堆叠端子1734本身的一部分。然而，在其他实施例中，第一导线1754可以不是第一差分输出端子1728和第一堆叠端子1734本身的一部分，并且可以包括导电迹线等。类似地，在一些实施例中，第二导线1756是指将差分放大器电路1702的第二差分输出端子1730电耦合到第二堆叠晶体管电路1735的第四堆叠端子1736的任何导电介质。在一些实施例中，第二导线1756可以是第二差分输出端子1730和第四堆叠端子1736本身的一部分。然而，在其他实施例中，第二导线1756可以不是第二差分输出端子1730和第四堆叠端子1736本身的一部分，并且可以包括导电迹线等。

图18a和图18b示出了根据本公开的一个实施例的堆叠差分放大器电路的方法1800的流程图。在本文中应注意，图18b中的流程图1800是图18a中的流程图1800的延续，并且不应被解释为单独的方法/流程图。在本文中参考图17中的堆叠差分放大器电路1700来说明方法1800。在1802，提供差分放大器电路(例如，图17中的差分放大器电路1702)，该差分放大器电路包括多个并联的单位晶格放大器电路(例如，多个单位晶格放大器电路1702a、1702b…、1702K)。在1804，在每个单位晶格放大器电路内提供第一单位晶格晶体管电路和第二单位晶格晶体管电路，第一单位晶格晶体管电路(例如，图17中的第一单位晶格晶体管电路1708)包括第一晶体管端子(例如，图17中的第一晶体管端子1710)和第二晶体管端子(例如，图17中的第二晶体管端子1712)；第二单位晶格晶体管电路(例如，图17中的第二单位晶格晶体管电路1716)包括第四晶体管端子(例如，图17中的第四晶体管端子1720)和第五晶体管端子(例如，图17中的晶体管端子1718)。在一些实施例中，第一单位晶格晶体管电路的第一晶体管端子和第二单位晶格晶体管电路的第四晶体管端子彼此耦合，以形成差分布置。在1806，与每个单位晶格放大器电路相关联的第一单位晶格晶体管电路的第二晶体管端子彼此耦合，以形成与差分放大器电路相关联的第一差分输出端子(例如，图17中的第一差分输出端子1728)；并且与每个单位晶格放大器电路相关联的第二单位晶格晶体管电路的第五晶体管端子彼此耦合，以形成与该差分放大器电路相关联的第二差分输出端子(例如，图17中的第二差分输出端子1730)。

在1808，在每个单位晶格放大器电路内提供尾电流开关电路(例如，图17中的尾电流开关电路1746)。在一些实施例中，尾电流开关电路被配置为选择性地激活或禁用相应的单位晶格放大器电路。在1810，提供控制电路(例如，图17中的控制电路1706)，该控制电路被配置为关断或导通与多个单位晶格放大器电路相关联的尾电流开关电路。在一些实施例中，控制电路包括数字控制电路，该数字控制电路被配置为以数字的方式导通或关断尾电流开关电路。在一些实施例中，导通或关断尾电流开关电路能够激活或禁用相应的单位晶格放大器电路。在1814，在第一单位晶格晶体管的漏极端子(例如，图17中的漏极端子1712)与第二单位晶格晶体管电路的栅极端子(例如，图17中的栅极端子1722)之间的每个单位晶格放大器电路内提供第一中和电容(例如，图17中的第一中和电容1724)，并且在第二单位晶格晶体管电路的漏极端子(例如，图17中的漏极端子1718)与第一单位晶格晶体管电路的栅极端子(例如，图17中的栅极端子1714)之间的每个单位晶格放大器内提供第二中和电容(例如，图17中的第二中和电容1726)。

在1816，提供堆叠放大器电路(例如，图17中的堆叠放大器电路1704)，该堆叠放大器电路包括：第一堆叠晶体管电路(例如，图17中的第一堆叠晶体管电路1733)，该第一堆叠晶体管电路具有第一堆叠端子(例如，第一堆叠端子1734)，该第一堆叠端子1734)耦合到差分放大器电路的第一差分输出端子；和第二堆叠晶体管电路(例如，图17中的第二堆叠晶体管电路1735)，该第二堆叠晶体管电路具有第四堆叠端子(例如，图17中的第四堆叠端子1736)，该第四堆叠端子耦合到差分放大器电路的第二差分输出端子。在1818，提供具有第一端和不同的第二端的差分并联支路电路(例如，图17中的差分并联支路电路1732)。在一些实施例中，差分并联支路电路的第一端耦合到第一导线(例如，图17中的第一导线1754)，该第一导线将差分放大器电路的第一差分输出端子耦合到第一叠层晶体管电路的第一堆叠端子，其中差分并联支路电路的第二端耦合到第二导线(例如，图17中的第二导线1756)，该第二导线将差分放大器电路的第二差分输出端子耦合到第二堆叠晶体管电路的第四堆叠端子。

虽然以上将方法作为一系列动作或事件示出和描述，但是应当理解，这样的动作或事件的示出的顺序不应以限制性的意义来说明。例如，除了本文示出和/或描述的那些动作或事件之外，某些动作可以以不同的顺序发生和/或与其他动作或事件同时发生。另外，实现本文中的本公开的一个或多个方面或实施例可能不需要所有示出的动作。同样，本文描述的一个或多个动作可以在一个或多个单独的动作和/或阶段中执行。

虽然已经针对一个或多个实施方式示出和描述了该设备，但是在不脱离所附权利要求的精神和范围的情况下，可以对示出的示例进行改变和/或修改。特别是关于由上述部件或结构(组件、装置、电路、系统等)执行的各种功能，与除非另外指出，否则用于描述这样的部件的术语(包括对“模块”的引用)旨在对应于执行所描述的部件的指定功能的任何部件或结构(例如，在功能上等同)，即使在结构上不等同于在本文中本发明示出的示例性实施例中执行功能的公开结构。

特别是关于由上述部件(组件、设备、电路、系统等)执行的各种功能，除非另外指出，否则用于描述这样的部件的术语(包括对“设备”的引用)旨在对应于执行所描述的部件的指定功能的任何部件或结构(例如，在功能上等同)，即使在结构上不等同于在本文中本公开示出的示例性实施方式中执行该功能的公开结构。另外，虽然可能已经关于几种实施方式中的仅一种公开了特定特征，但是对于任何给定的或特定的应用，这样的特征可以与其他实施方式的一个或多个其他特性组合，这可能是期望的并且是有利的。

尽管已经关于一个或多个实施方式示出和描述了本发明，但是在不脱离所附权利要求的精神和范围的情况下，可以对示出的示例进行改变和/或修改。特别是关于由上述部件或结构(部件、设备、电路、系统等)执行的各种功能，除非另外指出，否则用于描述这样的部件的术语(包括对“设备”的引用)旨在对应于执行所描述的部件的指定功能的任何部件或结构(例如，在功能上等同)，即使在结构上不等同于在本文中本发明示出的示例性实施方式中执行该功能的公开结构。

示例可以包括主题，例如方法、用于执行该方法的动作或块的装置、至少一种机器可读介质等，该至少一种机器可读介质包括指令，该指令在由机器执行时根据本文描述的实施例和示例使该机器使用多种通信技术执行该方法或设备或系统的动作，用于并发通信。

示例1是芯片上变压器电路，该芯片上变压器电路包括：初级绕组电路，该初级绕组电路包括至少一匝初级导电绕组，该初级导电绕组被布置为衬底的第一电介质层中的第一N边多边形；和次级绕组电路，该次级绕组电路包括至少一匝次级导电绕组，该次级导电绕组被布置为衬底的不同的第二电介质层中的第二N边多边形，并且其中初级绕组电路和次级绕组电路被布置为沿着初级导电绕组和次级导电绕组在预定位置处彼此交叠，其中预定位置包括多个位置，该多个位置少于沿着初级导电绕组和次级导电绕组的所有位置。

示例2是包括示例1的主题的变压器电路，其中初级绕组电路包括初级馈电端口，该初级馈电端口包括两个初级信号端子，这两个初级信号端子与布置在第一N边多边形的任一边上的初级导电绕组相关联，并且其中次级绕组电路包括次级馈电端口，该次级馈电端口包括两个次级信号端子，这两个次级信号端子与布置在第二N边多边形的任一边上的次级导电绕组相关联。

示例3是包括具有或省略元件的示例1-2的主题的变压器电路，其中次级绕组电路关于初级绕组电路旋转预定的旋转角度，使得初级绕组电路和次级绕组绕组电路沿着初级导电绕组和次级导电绕组在预定位置处彼此交叠。

示例4是包括示例1-3的主题的变压器电路，其中初级绕组电路和次级绕组电路在形状和尺寸上彼此相同。

示例5是包括具有或省略元件的示例1-4的主题的变压器电路，其中初级绕组电路和次级绕组电路关于公共中心点对称地布置，并且其中次级绕组电路相对于初级绕组电路关于公共中心点旋转预定旋转角度。

示例6是包括具有或省略元件的示例1-5的主题的变压器电路，其中初级绕组电路被布置为关于初级中心线对称，该初级中心线包括与初级绕组电路相关联的初级馈电端口的两个初级端子之间的直线，刺激绕组电路被设置成关于次级中心线对称，该次级中心线包括与次级绕组电路相关联的次级馈电端口的两个次级端子之间的直线，其中初级中心线和次级中心线穿过公共中心点。

示例7是包括具有或省略元件的示例1-6的主题的变压器电路，其中与初级绕组电路和次级绕组电路相关联的N边多边形包括八边形。

示例8是包括具有或省略元件的示例1-7的主题的变压器电路，其中初级绕组电路与次级绕组电路之间的预定旋转角包括45度。

示例9是包括具有或省略元件的示例1-8的主题的变压器电路，其中与次级绕组电路相关联的次级导电绕组和与初级绕组电路相关联的初级导电绕组在一个或多个相应边处彼此交错，沿着初级导电绕组和次级导电绕组形成一个或多个交错的边，使得初级绕组电路和次级绕组电路沿着初级导电绕组和次级导电绕组在预定位置处彼此交叠。

示例10是包括具有或省略元件的示例1-9的主题的变压器电路，其中初级绕组电路和次级绕组电路被布置为关于中心线对称，其中中心线穿过与初级导电绕组相关联的两个初级信号端子和与次级导电绕组相关联的两个次级信号端子的中间，并且其中两个初级信号端子和两个次级信号端子相对于彼此布置在相反的方向上。

示例11是包括具有或省略元件的示例1-10的主题的变压器电路，其中初级绕组电路的N边关于次级绕组电路的对应N边对称地对齐，形成了芯片上变压器电路的N个对齐的边。

示例12是包括具有或省略元件的示例1-11的主题的变压器电路，其中一个或多个交错的边包括至少一个边对，其中所述至少一个边对包括两个对齐边，这两个对齐边关于中心线成镜像。

示例13是包括具有或省略元件的示例1-12的主题的变压器电路，其中一个或多个交错的边包括每个对齐边，除了包括初级馈电端口和次级馈电端口的对齐边之外。

示例14是包括具有或省略元件的示例1-13的主题的变压器电路，其中初级绕组电路包括初级中心抽头端口，该初级中心抽头端口包括金属连接件，该金属连接件耦合到初级导电绕组中针对两个初级信号端子的中心点，并且其中次级绕组电路包括次级中心抽头端口，该次级中心抽头端口包括金属连接件，该金属连接件耦合到次级导电绕组中针对两个次级信号端子的中心点。

示例15是包括具有或省略元件的示例1-14的主题的变压器电路，其中第一N边多边形和第二N边多边形的N边包括四条边或更多条边。

示例16是包括具有或省略元件的示例1-15的主题的变压器电路，其中第一N边多边形和第二N边多边形包括等边多边形或不等边多边形。

示例17是包括具有或省略元件的示例1-16的主题的变压器电路，其中第一N边多边形和第二N边多边形包括等边多边形。

示例18是包括具有或省略元件的示例1-17的主题的变压器电路，该变压器电路还包括：初级中心抽头端口，该初级中心抽头端口包括在衬底的不同的第三层中的第一导电连接件，并通过多个通孔耦合到初级导电绕组的中心点；和次级中心抽头端口，该次级中心抽头端口包括在衬底的第三层中的第二导电连接件，并通过多个通孔耦合到次级导电绕组的中心点。

示例19是分布式有源变压器(DAT)功率组合器电路，其包括：第一DAT电路，该第一DAT电路包括：第一初级绕组电路，该第一初级绕组电路包括第一初级导电回路，该第一初级导电回路包括至少两个输入端口，该至少两个输入端口被配置为接收分别与其相关的至少两个输入信号；和第一次级绕组电路，该第一次级绕组电路包括第一次级导电回路，该第一次级导电回路包括第一输出端口，该第一输出端口被配置为基于与第一初级绕组电路相关联的至少两个输入信号来提供第一输出信号；以及第二DAT电路，该第二DAT电路包括：第二初级绕组电路，该第二初级绕组电路包括第二初级导电回路，该第二初级导电回路包括至少两个输入端口，该至少两个输入端口被配置为接收分别与其相关的至少两个输入信号；和第二次级绕组电路，该第二次级绕组电路包括第二次级导电回路，该第二次级导电回路包括第二输出端口，该第二输出端口被配置为基于与第二初级绕组电路相关联的至少两个输入信号来提供第二输出信号，其中与第一初级绕组电路相关联的两个输入信号和与第二初级绕组电路相关的两个输入信号是不同的；并且其中第一DAT电路和第二DAT电路在物理上以如下方式布置：第一DAT电路的第一输出端口和第二DAT电路的第二输出端口从相反的方向彼此相对。

示例20是包括示例19的主题的DAT电路，其中第一DAT电路的第一输出端口和第二DAT电路的第二输出端口耦合到耦合电路，该耦合电路在物理上位于第一DAT电路的第一输出端口与第二DAT电路的第二输出端口之间。

示例21是包括具有或省略元件的示例19-20的主题的DAT电路，其中第一输出端口和第二输出端口在耦合电路处彼此电连接。

示例22是包括具有或省略元件的示例19-21的主题的DAT电路，其中耦合电路包括射频(RF)焊盘，该射频(RF)焊盘被配置为耦合至负载电路。

示例23是包括具有或省略元件的示例19-22的主题的DAT电路，其中耦合电路包括负载电路。

示例24是包括具有或省略元件的示例19-23的主题的DAT电路，其中与第一初级电路和第二初级电路相关联的至少两个输入端口包括差分输入端口，并且其中第一输出端口和第二输出端口包括单端输出端口。

示例25是包括具有或省略元件的示例19-24的主题的DAT电路，其中与第一初级电路相关联的至少两个输入端口包括：第一输入端口，该第一输入端口被配置为接收第一输入信号；和不同的第二输入端口，该不同的第二输入端口被配置为接收第二输入信号；并且其中与第二初级绕组电路相关联的至少两个输入端口包括：第三输入端口，该第三输入端口被配置为接收第三输入信号；和不同的第四输入端口，该不同的第四输入端口被配置为接收第四输入信号。

示例26是包括具有或省略元件的示例19-25的主题的DAT电路，其中与第一DAT电路相关联的第一初级绕组电路还包括第一导线，该第一导线具有第一端和不同的第二端，其中第一端耦合到第一初级导电回路的第一区段，该第一区段耦合在第一输入端口与第二输入端口之间，并且第二端耦合到第一初级导电回路的不同的第二区段，该第二区段耦合在第一输入端口与第二输入端口之间。

示例27是包括具有或省略元件的示例19-26的主题的DAT电路，其中与第二DAT电路相关联的第二初级绕组电路还包括第二导线，该第二导线具有第一端和不同的第二端，其中第一端耦合到第二初级导电回路的第一区段，该第一区段耦合在第三输入端口和第四输入端口之间，并且第二端耦合到第二初级导电回路的不同的第二区段，该第二区段耦合在第三输入端口与第四输入端口之间。

示例28是包括具有或省略元件的示例19-27的主题的DAT电路，其中第一DAT电路还包括第一虚拟绕组电路，该第一虚拟绕组电路包括第一虚拟导电回路，该第一虚拟导电回路具有第一虚拟端口，该第一虚拟端口包括接地的第一虚拟端子和浮动的不同的第二虚拟端子，其中第一虚拟导体回路在物理上以如下方式布置：第一初级导电回路位于第一次级导电回路和第一虚拟导电回路之间。

示例29是包括具有或省略元件的示例19-28的主题的DAT电路，其中第二DAT电路还包括第二虚拟绕组电路，该第二虚拟绕组电路包括第二虚拟导电回路，该第二虚拟导电回路具有第二虚拟端口，该第二虚拟端口包括接地的第一虚拟端子和浮动的不同的第二虚拟端子，其中第二虚拟导电回路在物理上以如下方式布置：第二初级导电回路位于第二次级导电回路和第二虚拟导电回路之间。

示例30是堆叠差分放大器电路，其包括：差分放大器电路，该差分放大器电路包括第一差分输出端子和第二差分输出端子；和堆叠放大器电路，该堆叠放大器电路包括：第一堆叠晶体管电路，该第一堆叠晶体管电路包括第一堆叠端子，该第一堆叠端子耦合到差分放大器电路的第一差分输出端子；和第二堆叠晶体管电路，该第二堆叠晶体管电路包括第四堆叠端子，该第四堆叠端子耦合到差分放大器电路的第二差分输出端子；其中差分放大器电路包括并联的多个单位晶格放大器电路，每个单位晶格放大器电路包括第一单位晶格晶体管电路和第二单位晶格晶体管电路，该第一单位晶格晶体管电路包括第一晶体管端子和第二晶体管端子，该第二单位晶格晶体管电路包括第四晶体管端子和第五晶体管端子，其中第一单位晶格晶体管电路的第一晶体管端子和第二单位晶格晶体管电路的第四晶体管端子彼此耦合以形成差分布置；其中与每个单位晶格放大器电路相关联的第一单位晶格晶体管电路的第二晶体管端子耦合在一起，以形成第一差分输出端子；其中与每个单位晶格放大器电路相关的第二单位晶格晶体管电路的第五晶体管端子耦合在一起，以形成第二差分输出端子；其中每个单位晶格放大器电路配置为基于堆叠差分放大器电路的输出要求而被选择性地激活或禁用。

示例31是包括具有或省略元件的示例30的主题的堆叠差分放大器，其中每个单位晶格放大器电路还包括相应的尾电流开关电路，该相应的尾电流开关电路耦合到差分导线，该差分导线将第一单位晶格晶体管电路的第一晶体管端子和第二单位晶格晶体管电路的第四晶体管端子耦合，并且其中尾电流开关电路被配置为选择性地激活或禁用相应的单位晶格放大器电路。

示例32是包括具有或省略元件的示例30-31的主题的堆叠差分放大器电路，其还包括控制电路，该控制电路被配置为数字地导通或关断一个或多个尾电流开关电路，以便选择性地激活或禁用相应的单位晶格放大器电路。

示例33是包括具有或省略元件的示例30-32的主题的堆叠差分放大器电路，其中第一单位晶格晶体管电路的第一晶体管端子和第二晶体管端子分别包括源极端子和漏极端子，并且其中第二单位晶格晶体管电路的第四晶体管端子和第五晶体管端子分别包括源极端子和漏极端子。

示例34是包括具有或省略元件的示例30-33的主题堆叠差分放大器电路，其中每个单位晶格放大器电路还包括在第一单位晶格晶体管电路的漏极端子与第二单位晶格晶体管电路的栅极端子之间的第一中和电容和第二单位晶格晶体管电路的漏极端子与第二单位晶格晶体管电路的栅极端子之间的第二中和电容。

示例35是包括具有或省略元件的示例30-34的主题堆叠差分放大器电路，该堆叠差分放大器电路还包括差分并联分支电路，该差分并联分支电路具有第一端和不同的第二端，其中第一端耦合至第一导线，该第一导线将差分放大器电路的第一差分输出端子耦合到第一堆叠晶体管电路的第一堆叠端子，并且其中第二端耦合到第二导线，该第二导线将差分放大器电路的第二差分输出端子耦合的到第二堆叠晶体管电路的第四堆叠端子。

结合本文公开的方面描述的各种说明性逻辑、逻辑块、模块和电路可以使用设计成执行本文所述的功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、场可编程门阵列(FPGA)或其他可编程逻辑装置、分立门或晶体管逻辑、分立硬件部件或其任何组合来实现和执行。通用处理器可以是微处理器，或者，处理器可以是任何常规处理器、控制器、微控制器或状态机。

包括摘要中描述的内容在内的本主题公开的说明性实施例的以上描述并不旨在是详尽的或将所公开的实施例限于所公开的精确形式。尽管这里出于说明性目的描述了特定的实施例和示例，但是如相关领域的技术人员可以认识到的，在这样的实施例和示例的范围内考虑的各种修改是可能的。

就这一点而言，尽管已结合各种实施例和相应的附图描述了所公开的主题，但是在适用的情况下，应当理解，可以使用其他类似的实施例，或者可以对所描述的实施例进行修改和添加，以执行所公开的主题的相同、相似、替代或代替功能，而不会与其背离。因此，所公开的主题不应限于本文所述的任何单个实施例，而应根据以下所附权利要求书的广度和范围来说明。

特别是关于由上述部件(部件、设备、电路、系统等)执行的各种功能，与除非另外指出，否则用于描述这样的部件的术语(包括对“设备”的引用)旨在对应于执行所描述的部件的指定功能的任何部件或结构(例如，在功能上等同)，即使在结构上不等同于在本文中本公开示出的示例性实施例中执行该功能的公开结构。另外，尽管可能已经关于几种实施例中的仅一种实施例公开了特定特征，但是对于任何给定的或特定的应用，这样的特性可以与其他实施例的一个或多个其他特性组合，这可能是期望的并且是有利的。