使用具有中间穿透处理的混合激光刻划及等离子体蚀刻方法的晶片切割

摘要

描述切割半导体晶片的方法，各晶片具有多个集成电路。在实例中，切割具有多个集成电路的半导体晶片的方法包含于半导体晶片上方形成掩模，所述掩模包括覆盖并保护集成电路的层。以激光刻划工艺图案化掩模，以提供具有间隙的经图案化的掩模，从而暴露介于集成电路间的半导体晶片的区域。在图案化掩模之后进行穿透处理，穿透处理包含第一物理轰击操作、第二反复的各向同性及定向等离子体蚀刻操作及第三定向穿透操作。在进行穿透处理之后，穿过经图案化的掩模中的间隙等离子体蚀刻半导体晶片，以分割集成电路。

说明书

相关申请的交叉引用

本申请案主张于2019年7月19日提交的美国非临时申请案第16/516,926号的优先权，该美国非临时申请案主张于2018年9月13日提交的美国临时申请案第62/730,827号的权益，在此通过引用将这些美国申请案的整体内容并入本文中。

技术领域

本发明的实施方式关于半导体处理领域，且特别关于切割半导体晶片的方法，各晶片上具有多个集成电路。

背景技术

在半导体晶片处理中，集成电路形成在由硅或其他半导体材料组成的晶片(亦称作基板)上。通常，各种半导体、导体或绝缘材料层用于形成集成电路。利用各种熟知工艺来掺杂、沉积及蚀刻这些材料，以形成集成电路。各晶片经处理而形成含有集成电路的大量个别区域，这些区域被称为裸片。

在集成电路形成工艺之后，“切割(dice)”晶片，以将各个裸片彼此分开供封装或以未封装形式用于较大电路内。两种主要晶片切割技术为刻划及锯切。采用刻划时，金刚石尖端划片沿着预成形的刻划线在晶片表面上移动。这些刻划线沿着裸片之间的空间延伸。这些空间一般称作“切割道(street)”。金刚石划片沿着切割道在晶片表面形成浅划痕。诸如利用辊施加压力后，晶片即沿着刻划线分开。晶片中的裂缝依循晶片基板的晶格结构而行。刻划可用于厚度约10密耳(千分之一英寸)或更薄的晶片。对较厚晶片而言，锯切是目前较佳的切割方法。

采用锯切时，每分钟高转速旋转的金刚石尖端锯子接触晶片表面并沿着切割道锯切晶片。晶片装设在支撑构件(例如延展于整个膜框的粘着膜)上，锯子反复用于垂直与水平切割道。采用刻划或锯切的一个问题在于会沿着裸片的断裂边缘形成碎片和凿孔。此外，会形成裂痕且裂痕会从裸片边缘传布到基板内，导致集成电路无效。剥落和破裂在刻划方面尤其严重，因为方形或矩形裸片只有一侧可在晶体结构的<110>方向上被刻划。因而，切开裸片的其他侧将产生锯齿状分离线。由于剥落和破裂，晶片上的裸片间需有额外间距，以免破坏集成电路，例如使碎片和裂痕与实际集成电路保持一距离。因应间距要求，标准尺寸的晶片上无法形成应有数量的裸片，以致浪费了可用于电路的晶片面积(real estate)。使用锯子加剧了半导体晶片上的面积浪费。锯刃厚度为约15微米。故为确保锯子切口周围的破裂和其他破坏不会损害集成电路，各裸片的电路往往需分开300至500微米。另外，切割后，需实质清洁各裸片，以移除锯切工艺产生的微粒和其他污染物。

亦已采用等离子体切割，但等离子体切割也有所限制。举例而言，阻碍等离子体切割实施的一个限制为成本。用于图案化光刻胶的标准光刻操作将致使实施成本过高。可能阻碍等离子体切割实施的另一限制为对沿着切割道切割时通常遇到的金属(例如铜)进行等离子体处理会造成生产问题或产量限制。

发明内容

本发明的实施方式包括切割半导体晶片的方法，各晶片上具有多个集成电路。

在实施方式中，一种切割具有多个集成电路的半导体晶片的方法包含：于半导体晶片上方形成掩模，该掩模包括覆盖并保护集成电路的层。由激光刻划工艺图案化掩模，以提供具有间隙的经图案化的掩模，暴露介于集成电路间的半导体晶片的区域。在图案化掩模之后进行穿透处理，该穿透处理包含第一物理轰击(physical bombardment)操作、第二反复的各向同性及定向等离子体蚀刻(iterative isotropic and directional plasmaetch)操作及第三定向穿透(directional breakthrough)操作。在进行穿透处理之后，穿过经图案化的掩模中的间隙等离子体蚀刻半导体晶片，以分割(singulate)集成电路。

在另一个实施方式中，一种用于切割具有多个集成电路的半导体晶片的系统包括工厂界面。激光刻划装置耦接工厂界面，并容纳激光器。第一等离子体蚀刻腔室耦接工厂界面，第一等离子体蚀刻腔室被配置为进行穿透处理，所述穿透处理包含第一物理轰击操作、第二反复的各向同性及定向等离子体蚀刻操作及第三定向穿透操作。第二等离子体蚀刻腔室耦接工厂界面，第二等离子体蚀刻腔室被配置为进行深硅等离子体蚀刻(deep siliconplasma etch)操作。

在另一个实施方式中，一种切割具有多个集成电路的半导体晶片的方法包含：于硅基板上方形成掩模层，所述掩模层覆盖并保护设置于硅基板上的集成电路。集成电路包括设置于低K材料层及铜层上方的二氧化硅层。所述方法亦包含：用激光刻划工艺图案化掩模层、二氧化硅层、低K材料层、铜层及一部分的硅基板，以暴露介于集成电路间的硅基板的区域。在进行激光刻划工艺之后，进行穿透处理，所述穿透处理包含第一物理轰击操作、第二反复的各向同性及定向等离子体蚀刻操作及第三定向穿透操作。在进行穿透处理之后，等离子体蚀刻硅基板穿过硅基板的暴露的区域，以分割集成电路。

附图说明

图1A绘示光刻掩模图案化工艺后的被遮蔽晶片的截面视图。

图1B绘示激光刻划掩模图案化工艺后的被遮蔽晶片的截面视图。

图2A-2C绘示了代表激光刻划、穿透(BT)处理及深等离子体蚀刻的各种操作的截面视图，其中提供了常规处理与根据本揭示内容的实施方式的多重操作BT处理的比较。

图3绘示根据本发明的一实施方式的待切割半导体晶片的俯视平面图。

图4绘示根据本发明的一实施方式的待切割半导体晶片的俯视平面图，其中切割掩模形成于待切割半导体晶片上。

图5为流程图，其呈现根据本发明的实施方式的切割包括多个集成电路的半导体晶片的方法中的操作。

图6A绘示根据本发明的实施方式的在进行切割半导体晶片的方法期间的、对应于图5的流程图的操作502的、包括多个集成电路的半导体晶片的截面视图。

图6B绘示根据本发明的实施方式的在进行切割半导体晶片的方法期间的、对应于图5的流程图的操作504的、包括多个集成电路的半导体晶片的截面视图。

图6C绘示根据本发明的实施方式的在进行切割半导体晶片的方法期间的、对应于图5的流程图的操作508的、包括多个集成电路的半导体晶片的截面视图。

图7绘示根据本发明的实施方式，使用飞秒范围中的激光脉冲对照较长脉冲时间的效果。

图8绘示根据本发明的一实施方式的可用于半导体晶片或基板的切割道区域的材料堆叠的截面视图。

图9包括根据本发明的一实施方式的关于结晶硅(c-Si)、铜(Cu)、结晶二氧化硅(c-SiO2)和非晶二氧化硅(a-SiO2)的作为光子能量的函数的吸收系数的作图。

图10为方程式，该方程式显示关于给定激光的激光强度作为激光脉冲能量、激光脉冲宽度及激光光束半径的函数的关系。

图11A至11D绘示根据本发明的实施方式的切割半导体晶片的方法中的各种操作的截面视图。

图12绘示根据本发明的实施方式的用于晶片或基板的激光和等离子体切割的工具布局的方块图。

图13绘示根据本发明的实施方式的示例性计算机系统的方块图。

具体实施方式

描述切割半导体晶片的方法，各晶片上具有多个集成电路。为了提供对本发明的实施方式的彻底了解，在以下说明中阐述许多特定细节，诸如激光刻划、穿透蚀刻及等离子体蚀刻条件和材料状态(material regime)。对本领域技术人员将显而易见的是，可不依这些特定细节实践本发明的实施方式。在其他情况下，并不详述诸如集成电路制造之类的已知方面，以免不必要地使本发明的实施方式变得晦涩难懂。另外，应理解图中所示各种实施方式为代表性说明，且这些实施方式未必按比例绘制。

包含初始激光刻划与后续等离子体蚀刻的混合式晶片或基板切割工艺，以及中间的掩模开口后清洁操作，可被执行来分割裸片。激光刻划工艺可用于干净地移除掩模层、有机与无机介电层和元件层。接着可在晶片或基板暴露或部分蚀刻后，终止激光蚀刻工艺。接着可利用切割工艺的等离子体蚀刻部分来蚀穿晶片或基板的块体(bulk)，诸如穿过块体单晶硅，以产生裸片或芯片分割或切割。

本文描述的一或多个实施方式涉及具有由激光刻划制备的开口的半导体晶片的等离子体切割方法。

为了提供背景，在混合式晶片切割工艺中，引入第一激光刻划工艺，来移除涂布有掩模的晶片上的硅(Si)基板材料上方的堆叠层。接着，实施等离子体蚀刻工艺，以沿着预先打开的切割道形成厚穿沟槽(through thick trench)。等离子体蚀刻工艺包括两个操作：首先是“穿透(breakthrough)”(BT)操作，其将预先打开的沟槽表面清洁到一程度，使得能够以合理的品质和产量进行硅的等离子体蚀刻。然而，由于堆叠的不均质性，沿着切割道的结构(例如，对准标记、测试图案等)可能在材料类型及各层厚度方面变化。结果，在沿着切割道的不同位置处获得由激光刻划工艺剥蚀的不一致的沟槽深度和沟槽清洁度是常态。BT操作旨在去除异物材料并暴露Si表面以实现平滑的等离子体蚀刻工艺。然而，常规BT工艺采用定向等离子体蚀刻，所述定向等离子体蚀刻具有一定偏压功率且使用Ar及SF

由于非常微量的PR掩模残留在平滑Si表面上之故，上述方式对于用于通常的等离子体蚀刻应用(诸如硅穿孔(through Si via；TSV)蚀刻工艺)的光刻制备的光刻胶(PR)掩模开口而言运作良好。然而，当用于由激光刻划在PR掩模或非PR掩模涂布的晶片上制备的蚀刻开口时，使用上述BT方式面临巨大挑战。特别地，因为由激光工艺形成非常粗糙的沟槽加上残留于沟槽中的掩模、金属和介电质残留物，且可能与基板形成冶金连接之故，可能引起问题。已经发现，简单地增加BT时间、或使用高的源功率或偏压功率、或增加气体流率无法实现令人满意的开口清洁，且还可能承担整个晶片上的掩模(厚度)消耗的大成本。

图1A绘示在光刻掩模图案化工艺后的被遮蔽晶片的截面视图。参见图1A，晶片102上具有已由光刻工艺图案化的掩模104。暴露出平滑晶片表面106。掩模104的残留物108可沉积在平滑的(镜面平坦的)晶片表面106上。穿透(BT)处理可以很好地去除掩模残留物108，因为掩模残留物松散地附着在平滑晶片表面106上。

图1B绘示激光刻划掩模图案化工艺后的被遮蔽晶片的截面视图。参见图1B，晶片152上具有已被激光刻划工艺图案化的掩模154。在该工艺中形成沟槽156。掩模104的残留物158可沉积在沟槽156中。已经发现，穿透(BT)处理无法很好地去除掩模残留物158，因为沟槽156是非常粗糙的沟槽，且远非镜面一般平坦。举例而言，一些掩模残留物158可能被困在被熔化并接着重新固化的介电材料和Si材料内。在打开的沟槽156的表面上，可能有金属(例如，来自元件层)、电介质、Si熔体和掩模残留物，而一些掩模残留物158可能被这些材料掩埋或困住。基本上，在掩模移除后的BT操作中，对整个沟槽156表面进行微尺度蚀刻，并挖出或去除被困住的掩模残留物158。

根据本揭示内容的实施方式，执行具有以下优点的穿透(BT)工艺：(1)在BT步骤期间保护掩模避免显著消耗，(2)缩短或维持常规BT时间，(3)达成对于高品质高产量蚀刻可行的干净的沟槽开口。应认识到，由于刻划的沟槽的粗糙波浪状轮廓之故，已显示通过定向等离子体轰击/蚀刻进行的常规BT无法解决波浪状细节。结果是，即便是增加时间，也无法去除未直接暴露于BT等离子体束的污染物或残屑。

为了提供进一步的背景，在硅穿孔(TSV)等离子体蚀刻或等离子体晶片切割以及其他高深宽比深硅(Si)沟槽蚀刻应用中，通常将掩模贴附至晶片表面上并图案化掩模。在经图案化的区域中，掩模被去除且下方Si基板(其可包括SiO

根据本揭示内容的实施方式，进行多重操作穿透(BT)工艺。在一个实施方式中，穿透处理包括：第一物理轰击操作、第二反复的各向同性及定向等离子体蚀刻操作及第三定向穿透操作，所述操作的示例性实施方式描述于下文。

图2A至2C绘示了代表激光刻划、穿透(BT)处理及深等离子体蚀刻的各种操作的截面视图，其中提供了常规操作与根据本揭示内容的实施方式的多重操作BT处理的比较。

参见图2A，硅基板202上具有掩模204。激光刻线206穿过掩模204且部分地进入硅基板202而形成。

参见图2B的(a)部分，图2A的结构经历常规的穿透(BT)工艺以形成经刻划的晶片212A、经处理的掩模214A及经BT处理的沟槽216A。进行常规BT工艺达约4分钟并包含Ar轰击工艺。相对的，参见图2B的(b)部分，根据本揭示内容的实施方式，图2A的结构经历多重操作的穿透(BT)处理而形成经刻划的晶片212B、经处理的掩模214B及经BT处理的沟槽216B。进行多重操作BT处理达约25秒。多重操作BT处理的实例描述于下文。

参见图2C的(a)部分，图2B的(a)部分的结构经历深等离子体蚀刻而形成经蚀刻的晶片222A、经等离子体轰击的掩模224A和深沟槽226A。深沟槽226A在沟槽的底部处具有包括草状特征的缺陷。参见图2C的(b)部分，图2B的(b)部分的结构经历深等离子体蚀刻而形成经蚀刻的晶片222B、经等离子体轰击的掩模224B和深沟槽226B。深沟槽226B显然较平滑且伴随很少甚至没有缺陷。

更特定而言，在实施方式中，用于混合激光刻划和等离子体蚀刻晶粒分割工艺的掩模开口后清洁(post-mask opening clean)被用做介于分割工艺的激光刻划与等离子体蚀刻方面中间的单独操作。掩模开口后清洁也可称为在激光刻划与等离子体蚀刻操作之间进行的穿透(BT)等离子体蚀刻工艺。

为了提供更广阔的背景，常规晶片切割方式包括基于洁净的机械分离的金刚石锯切割、起始激光刻划及后续的金刚石锯切割、或纳秒或皮秒激光切割。针对薄的晶片或基板分割(诸如50微米厚的块体硅分割)，常规方式仅能产生不良的工艺品质。当从薄的晶片或基板分割裸片时，可能面临的一些挑战可包括：微裂痕形成或不同层间的脱层、无机介电层的剥落、严格切口宽度控制的保持、或精确的剥蚀深度控制。本发明的实施方式包括对克服一或多个以上挑战来说可为有用的混合激光刻划及等离子体蚀刻裸片分割方式。

根据本发明的一实施方式，使用激光刻划及等离子体蚀刻的组合来将半导体晶片切割成个体化的集成电路或分割的集成电路。在一个实施方式中，基于飞秒的激光刻划被用作基本的(若非完全的)非热工艺(non-thermal process)。举例而言，可定位基于飞秒的激光刻划而无热损伤区(heat damage zone)或仅有可忽略的热损伤区。在一实施方式中，本文的方式用于分割具有超低k膜的集成电路。采用常规切割时，可能需要配合此低k膜减慢锯切。另外，现今半导体晶片在切割前常会被薄化。有鉴于此，在一实施方式中，现在可实践掩模图案化及利用基于飞秒的激光的部分晶片刻划的组合，及随后的等离子体蚀刻工艺。在一个实施方式中，用激光直接写入可消除对光刻胶层的光刻图案化操作的需求，并可以很少的成本来执行。在一个实施方式中，使用穿孔类型的硅蚀刻来在等离子体蚀刻环境中完成切割工艺。

因此，在本发明的一方面中，可使用激光刻划及等离子体蚀刻的组合来将半导体晶片切割成分割的集成电路。图3绘示根据本发明的一实施方式的待切割的半导体晶片的俯视平面图。图4绘示根据本发明的一实施方式的待切割的半导体晶片的俯视平面图，其中切割掩模形成于待切割的半导体晶片上。

参见图3，半导体晶片300具有多个区域302，多个区域302包括集成电路。区域302被垂直切割道304及水平切割道306分隔。切割道304及306为不含有集成电路的半导体晶片的区域，且被设计为使得晶片将沿着切割道的位置被切割。本发明的一些实施方式包含使用激光刻划及等离子体蚀刻技术的组合，以沿着切割道切割穿过半导体晶片的沟槽，使得裸片被分隔成单独的芯片或裸片。由于激光刻划和等离子体蚀刻工艺皆与晶体结构定向无关，因此待切割的半导体晶片的晶体结构对于完成穿过晶片的垂直沟槽可能是不重要的。

参见图4，半导体晶片300具有沉积于半导体晶片300上的掩模400。用激光刻划工艺来图案化掩模400及(可能的话)半导体晶片300的一部分，以沿着切割道304及306界定将对半导体晶片300进行切割的位置(例如，间隙402及404)。半导体晶片300的集成电路区域被掩模400覆盖并保护。掩模400的区域406被安置而使得在后续蚀刻工艺期间，集成电路不会被蚀刻工艺劣化。因此，水平间隙404及垂直间隙402形成于区域406之间来界定将在蚀刻工艺期间被蚀刻而最终切割半导体晶片300的区域。根据本文所述的实施方式，在激光刻划之后，但在用于分割各个集成电路302的等离子体蚀刻之前，进行等离子体清洁操作。等离子体清洁操作对于由掩模400的水平间隙404和垂直间隙402所暴露的半导体晶片300的部分可以是反应性的或非反应性的。

图5为流程图500，其代表根据本发明的实施方式的切割半导体晶片的方法中的操作，所述半导体晶片包括多个集成电路。图6A至6C绘示根据本发明的实施方式的在进行切割半导体晶片的方法期间的、对应于流程图500的操作的、包括多个集成电路的半导体晶片的截面视图。

参见流程图500的操作502及对应的图6A，在半导体晶片或基板604上方形成掩模602。掩模602由覆盖并保护形成于半导体晶片604的表面上的集成电路606的层所组成。掩模602还覆盖形成在各个集成电路606之间的居间切割道607。

根据本发明的实施方式，形成掩模602包含形成层，例如但不限于，光刻胶层或I-线图案化层(I-line patterning layer)。举例而言，聚合物层(诸如光刻胶层)可由还适于在光刻工艺中使用的材料所构成。在一个实施方式中，光刻胶层由正性光刻胶材料构成，例如，但不限于，248纳米(nm)光刻胶、193nm光刻胶、157nm光刻胶、极紫外线(EUV)光刻胶、或含有双氮基醌(diazonaphthoquinone)敏化剂的酚树脂基体(phenolic resin matrix)。在另一个实施方式中，光刻胶层由负性光刻胶材料构成，例如，但不限于，聚顺异戊二烯(poly-cis-isoprene)及聚桂皮酸乙烯酯(poly-vinyl-cinnamate)。

在另一个实施方式中，形成掩模602包含形成在等离子体沉积工艺中沉积的层。举例而言，在一个此类实施方式中，掩模602由等离子体沉积的聚四氟乙烯(Teflon)或聚四氟乙烯类(聚合CF

在另一个实施方式中，形成掩模602包含形成水溶性掩模层。在实施方式中，水溶性掩模层在水性介质中易于溶解。举例而言，在一个实施方式中，水溶性掩模层由可溶于碱性溶液、酸性溶液中之一或多者或可溶于去离子水的材料组成。在实施方式中，水溶性掩模层在暴露于加热工艺(诸如在约50至160摄氏度的范围内加热)后仍维持其水溶解度。举例而言，在一个实施方式中，在暴露于激光及等离子体蚀刻分割工艺中所用的腔室条件后，水溶性掩模层可溶于水溶液。在一个实施方式中，构成水溶性掩模层的材料是比如，但不限于，聚乙烯醇、聚丙烯酸、葡聚醣、聚甲基丙烯酸、聚乙烯亚胺、或聚环氧乙烷。在特定实施方式中，水溶性掩模层在水溶液中的蚀刻速度约在每分钟1至15微米的范围内，更特别地，约为每分钟1.3微米。

在另一个实施方式中，形成掩模602包含形成UV可固化掩模层。在实施方式中，掩模层对UV光具敏感性，UV光可降低UV可固化层的粘着性达至少约80％。在一个此类实施方式中，UV层由聚氯乙烯或丙烯酸系材料组成。在实施方式中，UV可固化层由具有一旦暴露于UV光就会弱化的粘着特性的材料或材料的堆叠组成。在实施方式中，UV可固化粘着膜对大约365nm的UV光敏感。在一个此类实施方式中，此敏感性使得能够使用LED光来进行固化。

在一实施方式中，半导体晶片或基板604由适于承受制造工艺的材料构成，且半导体处理层可适当地设置在所述材料上。举例而言，在一个实施方式中，半导体晶片或基板604由IV族材料(例如，但不仅限于，结晶硅、锗或硅/锗)构成。在特定实施方式中，提供半导体晶片604包括：提供单晶硅基板。在特定实施方式中，以杂质原子掺杂单晶硅基板。在另一个实施方式中，半导体晶片或基板604由III-V族材料(如，用于制造发光二极管(LED)的III-V族材料基板)构成。

在实施方式中，半导体晶片或基板604的上方或内部已设置半导体元件的阵列，作为集成电路606的一部分。这样的半导体元件的实例包括，但不限于，在硅基板中制造且包装在介电层中的存储器元件或互补金属氧化物半导体(CMOS)晶体管。多个金属互连可形成在元件或晶体管上方，且形成在周围的介电层中，且可被用于电气耦接元件或晶体管，以形成集成电路606。组成切割道607的材料可类似或相同于用来形成集成电路606的材料。举例而言，切割道607可由介电材料层、半导体材料层和金属化层构成。在一个实施方式中，一或多个切割道607包括测试元件，测试元件类似于集成电路606的实际元件。

参见流程图500的操作504及对应的图6B，以激光刻划工艺图案化掩模602，以提供具有间隙610的经图案化的掩模608，而暴露介于集成电路606间的半导体晶片或基板604的区域。由此，激光刻划工艺被用来去除原本形成在集成电路606之间的切割道607的材料。根据本发明的实施方式，用激光刻划工艺图案化掩模602包括：如图6B所描绘，形成沟槽612，所述沟槽612部分进入集成电路606之间的半导体晶片604的区域。

在实施方式中，以激光刻划工艺图案化掩模606包括：使用具有飞秒范围内的脉冲宽度的激光，即，使用基于飞秒的激光刻划工艺。详言之，可使用波长在可见光谱加上紫外线(UV)和红外线(IR)范围(整体为宽带光谱)中的激光来提供基于飞秒的激光，即，脉冲宽度在飞秒(10

图7绘示根据本发明的实施方式，使用飞秒范围的激光脉冲对照较长频率的作用。参见图7，对照较长脉冲宽度(例如以皮秒处理通孔700B造成的破坏702B和以纳秒处理通孔700A造成的显著破坏702A)，使用具有飞秒范围内的脉冲宽度的激光减轻或消除了热破坏问题(例如以飞秒处理通孔700C最小化成无破坏702C)。如图7所描绘，在形成通孔700C期间破坏的消除或减轻可能是因为缺少了低能量再耦合(如可见于基于皮秒的激光剥蚀)或热平衡(如可见于基于纳秒的激光剥蚀)所致。

激光参数选择，诸如脉冲宽度，对于开发成功的激光刻划和切割工艺而言可能是关键的，所述成功的激光刻划和切割工艺最小化剥落、微裂痕和脱层以达成干净的激光刻划切割。激光刻划切割越干净，可对最终裸片分割进行的蚀刻处理就越平顺。在半导体元件晶片中，许多不同材料类型(如，导体、绝缘体、半导体)和厚度的功能层通常被设置在半导体元件晶片上。此类材料可包括，但不限于，有机材料(如聚合物)、金属或无机电介质(如二氧化硅和氮化硅)。

介于设置在晶片或基板上的各个集成电路之间的切割道可包括与集成电路本身相似或相同的层。举例而言，图8绘示根据本发明的一实施方式的可用于半导体晶片或基板的切割道区域的材料堆叠的截面视图。

参见图8，切割道区域800包括硅基板的顶部分802、第一二氧化硅层804、第一蚀刻终止层806、第一低K介电层808(如，具有小于二氧化硅的介电常数4.0的介电常数)、第二蚀刻终止层810、第二低K介电层812、第三蚀刻终止层814、无掺杂硅玻璃(undoped silicaglass；USG)层816、第二二氧化硅层818及掩模层820，图中描绘可能的相对厚度。铜金属化物822设置在第一蚀刻终止层806与第三蚀刻终止层814之间，且穿过第二蚀刻终止层810。在特定实施方式中，第一、第二及第三蚀刻终止层806、810及814由氮化硅组成，而低K介电层808及812由掺碳氧化硅材料组成。

在常规的激光照射(如基于纳秒或基于皮秒的激光照射)下，切割道800的材料在光吸收和剥蚀机制方面表现得相当不同。举例而言，在一般条件下，如二氧化硅的介电层对于所有商业上可获得的激光波长而言基本上是透明的。相对的，金属、有机物(如，低K材料)和硅可以很轻易地耦合光子，特别是在响应基于纳秒或基于皮秒的激光照射的情况下。举例而言，图9包括根据本发明的一实施方式的关于结晶硅(c-Si，902)、铜(Cu，904)、结晶二氧化硅(c-SiO

在实施方式中，使用方程式1000和吸收系数的作图900，用于基于飞秒激光的工艺的参数可经选择以对无机和有机电介质、金属和半导体具有基本上共同的剥蚀效果，尽管这些材料的通常能量吸收特征在某些条件下可能有很大的差异。举例而言，二氧化硅的吸收率是非线性的，且在合适的激光剥蚀参数下，二氧化硅的吸收率可能变得与有机电介质、半导体及金属的吸收率更趋一致。在一个此类实施方式中，高强度和短脉冲宽度的基于飞秒的激光工艺被用来剥蚀层的堆叠，所述层包括：二氧化硅层；及有机电介质、半导体或金属中的一或多者。在一特定实施方式中，于基于飞秒的激光照射工艺中使用大约小于或等于400飞秒的脉冲，以移除掩模、切割道及部分硅基板。

相对的，若选择非最佳激光参数，则在包含无机电介质、有机电介质、半导体或金属中的两者或更多者的堆叠结构中，激光剥蚀工艺可能造成脱层问题。举例而言，激光穿透高带隙能量电介质(诸如具有约9eV带隙的二氧化硅)，而无可量测的吸收。然而，激光能量可在下方的金属层或硅层中被吸收，从而引起该金属层或硅层的显著汽化。汽化可产生高压，使上覆的二氧化硅介电层剥离，且可能造成严重的层间脱层及微裂。在一实施方式中，尽管基于皮秒的激光照射工艺在复合堆叠中导致微裂及脱层，但已证明基于飞秒的激光照射工艺不会导致相同材料堆叠的微裂或脱层。

为了能够直接剥蚀介电层，介电材料可能需要发生离子化，以使得这些介电材料通过强烈地吸收光子而与导电材料表现相似。所述吸收可在极限剥蚀介电层之前阻碍大部分激光能量穿透至下方的硅层或金属层。在一实施方式中，当激光强度足够高以致在无机介电材料中引发光子离子化及撞击离子化时，无机电介质的离子化是可行的。

根据本发明的实施方式，合适的基于飞秒的激光工艺的特征为高峰值强度(照射度)，该高峰值强度通常在各种材料中造成非线性的交互作用。在一个此类实施方式中，飞秒激光源具有约在10飞秒至500飞秒的范围中的脉冲宽度，尽管较佳具有约在100飞秒至400飞秒的范围中的脉冲宽度。在一个实施方式中，飞秒激光源具有约在1570纳米至200纳米的范围中的波长，尽管较佳具有约在540纳米至250纳米的范围中的波长。在一个实施方式中，激光和相应的光学系统在工作表面处提供约在3微米至15微米的范围内的焦斑点，尽管较佳是约在5微米至10微米的范围内的焦斑点。

在工作表面处的空间光束轮廓(spacial beam profile)可以是单模态(高斯)或具有成形的顶帽状(top-hat)轮廓。在一实施方式中，激光源具有约在200kHz至10MHz的范围内的脉冲重复率，尽管较佳具有约在500kHz至5MHz的范围内的脉冲重复率。在一实施方式中，激光源在工作表面处递送约在0.5uJ至100uJ的范围内的脉冲能量，尽管较佳是约在1uJ至5uJ的范围内的脉冲能量。在一实施方式中，激光刻划工艺沿着工件表面以约在500mm/秒至5m/秒的范围内的速度运作，尽管较佳是以约在600mm/秒至2m/秒的范围内的速度运作。

刻划工艺可只以单程运作，或以多程运作，但在一实施方式中，刻划工艺较佳为1至2程。在一个实施方式中，工件中的刻划深度大约在5微米至50微米深的范围内，较佳大约在10微米至20微米深的范围内。可以给定的脉冲重复率下的一连串单一脉冲的方式来施加激光，或可以一连串脉冲群的方式来施加激光。在实施方式中，在元件/硅界面处量测的激光光束产生的切口宽度约在2微米至15微米的范围内，尽管在硅晶片刻划/切割中，该切口宽度较佳是约在6微米至10微米的范围内。

可选择具有效益和优点的激光参数，如提供足够高的激光强度，以达成无机电介质(如，二氧化硅)的离子化，和最小化在无机电介质的直接剥蚀前的下层损害所造成的脱层和剥落。并且，可选择参数以为工业应用提供具有精确受控的剥蚀宽度(如，切口宽度)和深度的有意义的工艺产量。如上所述，相较于基于皮秒和基于纳秒的激光剥蚀工艺，基于飞秒的激光更加适于提供这些优点。然而，即使在基于飞秒的激光剥蚀的光谱中，某些波长可提供相较于其他波长更好的效能。举例而言，在一个实施方式中，相较于具有接近IR范围或在IR范围内的波长的基于飞秒的激光工艺，具有接近UV范围或在UV范围内的波长的基于飞秒的激光工艺提供更干净的剥蚀工艺。在一特定的此种实施方式中，适用于半导体晶片或基板刻划的基于飞秒的激光工艺是基于具有约小于或等于540纳米波长的激光。在一特定的此种实施方式中，使用具有约小于或等于540纳米波长的激光的约小于或等于400飞秒的脉冲。然而，在替代的实施方式中，使用双重激光波长(如，IR激光和UV激光的结合)。

现参见流程图500的操作506，并再次参见图6B，进行中间的穿透处理。在实施方式中，中间的穿透处理为基于等离子体的工艺。在一个实施方式中，穿透处理包括第一物理轰击操作、第二反复的各向同性及定向等离子体蚀刻操作及第三定向穿透操作。

在实施方式中，第一物理轰击操作是以偏压功率(如，约200W)且在相对高的源功率(如，大于约1500W)下进行达大于10秒且可达约120秒的持续时间的仅用Ar的物理轰击。第一物理轰击操作从经激光刻划的沟槽内部清除明显的物理附着残屑。此外，在此工艺中，可发生在非沟槽开口区上的掩模层的凝聚，这可有助于提高掩模蚀刻抗性。

在实施方式中，第二反复的各向同性及定向等离子体蚀刻操作包含仅使用SF

在实施方式中，第三定向穿透操作包含使用处于约1500W的源功率及约200W的偏压下的Ar气体和SF6气体的组合。在一个实施方式中，进行第三定向穿透操作达3至10秒的范围内的持续时间。在特定实施方式中，SF

参见流程图500的操作508及对应的图6C，穿过经图案化的掩模608中的间隙610蚀刻半导体晶片604，以分割集成电路606。根据本发明的实施方式，蚀刻半导体晶片604包括：蚀刻由激光刻划工艺形成(且可能以反应性掩模开口后清洁操作来延伸)的沟槽612，以最终完全蚀刻穿过半导体晶片604，如图6C所描绘。

在实施方式中，蚀刻半导体晶片604包括使用等离子体蚀刻工艺。在一个实施方式中，使用硅穿孔类型的蚀刻工艺。举例而言，在特定实施方式中，半导体晶片604的材料的蚀刻速率大于每分钟25微米。超高密度等离子体源可被用于裸片分割工艺的等离子体蚀刻部分。适用于进行此种等离子体蚀刻工艺的工艺腔室的示例是可从美国加州森尼韦尔市的应用材料公司取得的Applied

在另一个实施方式中，结合图6C描述的等离子体蚀刻操作利用传统Bosch式沉积/蚀刻/沉积工艺来蚀穿基板604。一般而言，Bosch式工艺由三个子操作组成：沉积、定向轰击蚀刻、以及各向同性化学蚀刻，该Bosch式工艺被反复(循环)运行许多次，直到蚀穿硅为止。然而，如图2A所绘示，Bosch工艺的结果使侧壁表面呈粗糙的扇形结构。这在激光刻划工艺产生了比光刻限定的蚀刻工艺所产生的开放沟槽粗糙得多的开放沟槽时会特别有影响。这样的粗糙裸片边缘导致了比预期裸片破裂强度更低的裸片破裂强度。此外，Bosch工艺中的沉积子步骤产生富含氟的聚四氟乙烯(Teflon)类有机膜，以保护已经蚀刻的侧壁，所述有机膜在蚀刻前缘进行时并未自侧壁移除(一般而言，这种聚合物仅从经各向异性蚀刻的沟槽的底部周期性地移除)。因此，在各向异性Bosch式等离子体蚀刻操作之后，集成电路成为经分割的形式。随后，在实施方式中，施加各向同性化学湿式或等离子体蚀刻，以通过从侧壁温和地蚀刻基板(如，硅)的薄层而使侧壁光滑。在实施方式中，蚀刻的各向同性部分是基于由NF

因此，再次参见流程图500及图6A至6C，可通过穿过掩模层、穿过晶片切割道(包括金属化物)且部分进入硅基板的起始激光剥蚀来进行晶片切割。可选择飞秒范围中的激光脉冲宽度。接着可进行掩模开口后等离子体清洁操作。接着可通过后续的穿硅深等离子体蚀刻来完成裸片分割。根据本发明的实施方式，用于切割的材料堆叠的特定实例结合图11A至11D描述于下文。

参见图11A，用于混合激光剥蚀及等离子体蚀刻切割的材料堆叠包括：掩模层1102、元件层1104及基板1106。掩模层、元件层及基板设置于裸片附接膜1108上方，而裸片附接膜1108固定至支撑胶带1110。在实施方式中，掩模层1102为光刻胶层、等离子体沉积的聚四氟乙烯(Teflon)层、水溶性层或UV可固化层，例如结合掩模602而于上文描述的。元件层1104包括设置于一或多个金属层(如铜层)及一或多个低K介电层(如掺杂碳的氧化物层)上方的无机介电层(如二氧化硅)。元件层1104还包括布置在集成电路之间的切割道，切割道包括与集成电路相同或相似的层。基板1106为块体单晶硅基板。

在实施方式中，块体单晶硅基板1106在被固定至裸片附接膜1108前，从背侧被薄化。可通过背侧研磨工艺来进行薄化。在一个实施方式中，可将块体单晶硅基板1106薄化至大约在50至100微米的范围内的厚度。重要的是，应注意到，在实施方式中，在激光剥蚀、等离子体清洁及等离子体蚀刻切割工艺之前进行薄化。在实施方式中，掩模层1102具有大约5微米的厚度，且元件层1104具有大约在2至3微米的范围内的厚度。在实施方式中，裸片附接膜1108(或可将薄化后的晶片或基板或薄晶片或基板接合至支撑胶带1110的任何适当替代物)具有大约20微米的厚度。

参见图11B，用诸如基于飞秒的激光刻划工艺的激光刻划工艺1112来图案化掩模1102、元件层1104及部分基板1106，以在基板1106中形成沟槽1114。参见图11C，使用穿硅深等离子体蚀刻工艺1116将沟槽1114向下延伸至裸片附接膜1108，从而暴露裸片附接膜1108的顶部部分并分割硅基板1106。在穿硅深等离子体蚀刻工艺1116期间，元件层1104被掩模层1102保护。在实施方式中，在激光刻划工艺1112之后且在穿硅深等离子体蚀刻工艺1116之前进行穿透处理。在一个实施方式中，穿透处理包括第一物理轰击操作、第二反复的各向同性及定向等离子体蚀刻操作及第三定向穿透操作，所述操作的示例性实施方式描述于上文。

参见图11D，分割工艺可进一步包括：图案化裸片附接膜1108、暴露支撑胶带1110的顶部部分、及分割裸片附接膜1108。在实施方式中，通过激光工艺或通过蚀刻工艺来分割裸片附接膜。进一步的实施方式可包括后续从支撑胶带1110移除基板1106的经分割部分(如，作为单独的集成电路)。在一个实施方式中，经分割的裸片附接膜1108仍保留在基板1106的经分割部分的背侧上。其他实施方式可包括：从元件层1104移除掩模层1102。在一实施方式中，将经分割的集成电路从支撑胶带1110移除，以进行封装。在一个此类实施方式中，经图案化的裸片附接膜1108仍保留在各集成电路的背侧上，并包括于最终封装体中。然而，在另一个实施方式中，在分割工艺期间或之后移除经图案化的裸片附接膜1108。

单一工艺工具可被配置为进行混合激光剥蚀、等离子体清洁和等离子体蚀刻分割工艺中的许多或所有操作。举例而言，图12绘示根据本发明的一实施方式的用于晶片或基板的激光和等离子体切割的工具布局的方块图。

参见图12，工艺工具1200包括工厂界面(factory interface，FI)1202，工厂界面1202具有与其耦接的多个装载锁定室1204。群集工具1206耦接至工厂界面1202。群集工具1206包括一或多个等离子体蚀刻腔室，如等离子体蚀刻腔室1208。激光刻划设备1210也耦接至工厂界面1202。在一个实施方式中，工艺工具1200总体的占地面积可以是约3500毫米(3.5米)乘以约3800毫米(3.8米)，如图12所描绘。

在实施方式中，激光刻划设备1210容纳基于飞秒的激光器。基于飞秒的激光器适用于进行混合激光和蚀刻分割工艺的激光剥蚀部分，如上述的激光剥蚀工艺。在一个实施方式中，激光刻划设备1200内还包括可移动平台，可移动平台被配置为用以相对于基于飞秒的激光器移动晶片或基板(或晶片或基板的载具)。在一特定实施方式中，基于飞秒的激光器也是可移动的。在一个实施方式中，激光刻划设备1210总体的占地面积可以是约2240毫米乘以约1270毫米，如图12所示。

在一实施方式中，一或多个等离子体蚀刻腔室1208被配置为穿过经图案化的掩模中的间隙来蚀刻晶片或基板，以分割多个集成电路。在一个此类实施方式中，一或多个等离子体蚀刻腔室1208被配置为进行深硅蚀刻工艺。在一特定实施方式中，一或多个等离子体蚀刻腔室1208是可从美国加州森尼韦尔市的应用材料公司取得的Applied

工厂界面1202可以是合适的大气端口(atmospheric port)，以作为外部制造设施与激光刻划设备1210及群集工具1206之间的界面。工厂界面1202可包括具有手臂或叶片的机器人，以将晶片(或晶片载具)从储存单元(例如前开式晶片盒)传送到群集工具1206或激光刻划设备1210或二者。

群集工具1206可包括适用于进行分割方法中的功能的其他腔室。举例而言，在一个实施方式中，包括沉积腔室1212来代替额外的蚀刻腔室。沉积腔室1212可被配置为用于在晶片或基板的激光刻划之前将掩模沉积至晶片或基板的元件层上或上方。在一个此类实施方式中，包括用于进行反应性等离子体清洁操作的单独蚀刻腔室，且沉积腔室1212适于沉积光刻胶(PR)层或等离子体沉积的聚四氟乙烯(Teflon)层。在另一个此类实施方式中，包括用于进行非反应性等离子体清洁操作的单独蚀刻腔室，且沉积腔室1212适合于沉积水溶性材料层。在另一个实施方式中，包括湿式/干式站1214来代替额外的蚀刻腔室。湿式/干式站可适用于在基板或晶片的激光刻划及等离子体蚀刻分割工艺之后，清洁残留物和碎片，或用于移除掩模。在一实施方式中，也可包括测量站作为工艺工具1200的部件。

本发明的实施方式可提供为计算机程序产品或软件，计算机程序产品或软件可包括其上储存有指令的机器可读取介质，其可用于程序化计算机系统(或其他电子装置)而进行根据本发明的实施方式的工艺。在一个实施方式中，计算机系统耦接关于图12所述的工艺工具1200。机器可读取介质包括任何用来储存或传递机器(例如计算机)可读取形式的信息的机构。举例而言，机器可读取(例如计算机可读取)介质包括机器(例如计算机)可读取储存介质(例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘储存介质、光学储存介质、快闪存储器装置等)、机器(例如计算机)可读取传输介质(电子、光学、声学或其他形式的传播信号(例如红外线信号、数字信号等))等等。

图13绘示了计算机系统1300的示例性形式的机器的图示，在该机器中可执行用来使机器进行本文中所描述的方法的任意一或多者的指令集。在替代实施方式中，机器可被连接(如，网路连接)至在局域网络(LAN)、内部网络、外部网络或互联网中的其他机器。机器可在客户端-服务器网络环境中操作为服务器或客户端机器，或在点对点(或分布式)网络环境中操作为对等机器。机器可以是个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、移动电话、网络电器、服务器、网络路由器、交换器或桥接器、或能执行指定将被机器采取的行动的指令集(循序或其他方式)的任何机器。另外，尽管只有单一机器被显示，但术语“机器(machine)”应该也被当成包括单独或共同地执行一组(或多组)指令，以进行本文所述的方法的任一或多者的机器(如，计算机)的任何集合。

示例性计算机系统1300包括处理器1302、主存储器1304(如，只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)(如同步DRAM(SDRAM)或Rambus DRAM(RDRAM))等)、静态存储器1306(如，快闪存储器、静态随机存取存储器(SRAM)等)和辅助存储器1318(如，数据储存装置)，上述各者彼此间经由总线1330互相通信。

处理器1302代表一或多个通用处理装置，如微处理器、中央处理单元或类似之物。更特别地，处理器1302可以是复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、极长指令字(VLIW)微处理器、实施其他指令集的处理器、或实施指令集的组合的处理器。处理器1302也可以是一或多个专用处理装置，如特殊应用集成电路(ASIC)、场式可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似之物。处理器1302被配置为执行用来进行本文所述操作的处理逻辑1326。

计算机系统1300可进一步包括网络接口装置1308。计算机系统1300也可包括视频显示单元1310(如，液晶显示器(LCD)、发光二极管显示器(LED)或阴极射线管(CRT))、字母数字输入装置1312(如，键盘)、光标控制装置1314(如，鼠标)和信号生成装置1316(如，扬声器)。

辅助存储器1318可包括机器可存取储存介质(或更特定地，计算机可读储存介质)1331，在该储存介质中储存实施本文所述的方法或功能的任一或多者的一或更多组指令(如，软件1322)。在计算机系统1300执行软件1322期间，软件1322也可完全或至少部分地驻留在主存储器1304及/或处理器1302内，主存储器1304和处理器1302也构成机器可读储存介质。软件1322可进一步经由网络接口装置1308在网络1320上被传递或接收。

尽管机器可存取储存介质1331在一示例性实施方式中是被显示为单一介质，但术语“机器可读储存介质(machine-readable storage medium)”应被当成包括储存一或更多个指令集的单一介质或多个介质(如集中式或分布式数据库，及/或相关联的高速缓存与服务器)。术语“机器可读储存介质”也应被当成包括能储存或编码用于被机器执行的指令集的任何介质，所述指令集使机器进行本发明的方法的任一或多者。术语“机器可读储存介质”因此应被当成包括(但不仅限于)固态存储器及光学与磁性介质。

根据本发明的实施方式，机器可存取储存介质具有储存于该介质上的指令，所述指令导致数据处理系统进行切割半导体晶片的方法，所述半导体晶片具有多个集成电路。所述方法包含：于半导体晶片上方形成掩模，所述掩模包括覆盖并保护集成电路的层。以激光刻划工艺图案化掩模，以提供具有间隙的经图案化的掩模，从而暴露介于集成电路间的半导体晶片的区域。在图案化掩模之后进行穿透处理，穿透处理包含第一物理轰击操作、第二反复的各向同性及定向等离子体蚀刻操作及第三定向穿透操作。在进行穿透处理之后，穿过经图案化的掩模中的间隙等离子体蚀刻半导体晶片，以分割集成电路。

因此，已揭示切割半导体晶片(各晶片具有多个集成电路)的方法。