用于形成半导体装置封装的技术及相关封装、中间产物及方法

摘要

本发明涉及用于形成半导体装置封装的技术及相关封装、中间产物及方法。半导体装置封装可包含衬底上方的第一半导体装置及所述第一半导体装置上方的第二半导体装置。所述第二半导体装置的主动表面可背向所述衬底。电互连件可沿着所述第二半导体装置、第一半导体装置及衬底的表面从所述第二半导体装置的接合垫延伸到所述衬底的路由部件的衬垫。所述电互连件可包含接触所述接合垫及所述路由部件的导体及在所述接合垫与所述路由部件的所述衬垫之间介于所述导体与所述第一半导体装置、所述第二半导体装置及所述衬底之间的电介质材料。不同于所述电介质材料的密封剂可覆盖所述电互连件、所述第一半导体装置、所述第二半导体装置及所述衬底的上表面。本发明也揭示制造方法。

说明书

本申请案主张2019年9月23日申请的美国专利申请案第16/578,975号的优先权。

技术领域

本发明大体上涉及半导体装置封装及制造半导体装置封装的方法。更具体来说，所揭示的实施例涉及以与传统封装相比可更好地将多个半导体装置集成到单个封装中、降低封装内电短路的可能性、减小封装高度以及按具有竞争力或更低的成本改进操作性能的方式制作半导体装置封装的方法。

背景技术

当以传统方式将个别半导体装置彼此可操作连接时，可组装包含一或多个第一半导体装置的第一封装与包含一或多个第二半导体装置的第二封装。例如，第一半导体装置封装可堆叠在第二半导体装置封装的顶部上且通过焊接连接电连接且机械连接到第二半导体装置封装。此种配置一般称为“封装上封装”(PoP)配置。第一及第二半导体装置封装中的每一者可包含其自身的信号路由结构，诸如，例如中介层衬底、重布层、印刷电路板、引线接合、通孔、焊料柱、焊料球、焊料凸块及/或焊料支柱。第一及第二半导体装置封装中的每一者也可经个别地密封，所述密封剂可在组装封装之前将(若干)第一及第二半导体装置围封在其各自封装中。

图1是用于制成发明人已知的PoP配置的半导体装置封装102及104的组合件100的现有技术的横截面、部分分解视图。图1的组合件100可包含在第二半导体装置封装104下方的第一半导体装置封装102。第一半导体装置封装102可包含(例如)支撑在第一衬底108上且电连接到第一衬底108的一或多个第一半导体装置106。第一衬底108可包括(例如)电介质材料(例如钛酸锶钡)，其具有形成在其中的导电(例如，铜)迹线及通孔。最接近第一衬底108的第一半导体装置106的第一主动表面110可面向第一衬底108，第一半导体装置106的第一非主动表面112定位在与第一衬底108相对的第一半导体装置106的侧上。第一半导体装置106的第一主动表面110可利用从第一半导体装置106的接合垫延伸到第一衬底108的导电迹线的导电元件电连接到第一衬底108。第一主动表面110可包含嵌入第一半导体装置106的半导体材料内或支撑在所述半导体材料上的集成电路，且第一非主动表面112可缺少此类集成电路。例如，第一半导体装置封装102的集成电路可包含控制器电路。第一衬底108可横向延伸超过第一半导体装置106的外围，且通过第一衬底108的导电迹线及通孔与第一半导体装置106电子通信的凸块下金属化层(UBM)上的第一导电元件114可定位在第一衬底的上表面及下表面上。第一密封剂116可密封(若干)第一半导体装置106且覆盖第一衬底108的暴露上表面的至少部分，其中定位在上表面上的所述第一导电元件114保持通过第一密封剂116暴露。

第二半导体装置封装104可支撑在第一半导体装置封装102上且可操作耦合到第一半导体装置封装102。第二半导体装置封装104可包含(例如)支撑在第二衬底120上且电连接到第二衬底120的一或多个第二半导体装置118，第二衬底120(例如)具有类似于第一衬底108的材料的材料。最接近第二衬底120的第二半导体装置118的第二主动表面122可背向第二衬底120，第二半导体装置118的第二非主动表面124定位在与第二衬底120相同的第二半导体装置118的侧上。换句话说，第一主动表面110及第二主动表面122可面向相反方向。第二半导体装置104的第二主动表面122可利用从第二半导体装置118的接合垫延伸到第二衬底120的导电衬垫的引线接合126电连接到第二衬底120。第二主动表面122可包含嵌入第二半导体装置118的半导体材料内或支撑在所述半导体材料上的集成电路，且第二非主动表面124可缺少此类集成电路。例如，第二半导体装置封装104的集成电路可包含存储器电路。第二衬底120可横向延伸超过第二半导体装置118的外围，且通过第二衬底120的导电迹线与第二半导体装置118电子通信的第二导电元件128可定位在第一衬底108的下表面上。第二密封剂129可密封(若干)第二半导体装置118且覆盖第二衬底120的暴露上表面的至少部分。

当将第一半导体装置封装102连接到第二半导体装置封装104以形成组合件100时，第一衬底的上表面上的第一导电元件114或RDL 108可与第二衬底的下表面上的第二导电元件128或RDL 120对准且接触。例如，第二导电元件128可至少部分插入到第一密封剂116的上表面中的开口中，从而允许对第一导电元件114的存取。上部组第一导电元件114及第二导电元件128可回流以将第一半导体装置封装102电连接且机械连接到第二半导体装置封装104。

发明内容

在一些实施例中，半导体装置封装可包含衬底上方的第一半导体装置及所述第一半导体装置上方的第二半导体装置。所述第二半导体装置的主动表面可背向所述衬底。至少一个电互连件可沿着所述第二半导体装置、第一半导体装置及衬底的表面从所述第二半导体装置的接合垫延伸到所述衬底的路由部件。所述至少一个电互连件可包含接触所述接合垫及所述路由部件的导体及在所述接合垫与所述路由部件之间介于所述导体与所述第一半导体装置、所述第二半导体装置及所述衬底之间的电介质材料。不同于所述电介质材料的密封剂可在所述第一半导体装置、所述第二半导体装置及衬底的上表面上方的所述至少一个电互连件及暴露表面延伸。

在其它实施例中，制成半导体装置封装的方法可涉及将电介质材料放置在第一半导体装置、第二半导体装置及衬底的至少部分上，所述第一半导体装置支撑在所述衬底上或上方，所述第二半导体装置支撑在所述第一半导体装置上或上方。可移除覆盖所述第二半导体装置的接合垫及所述衬底的相关联路由部件的衬垫的所述电介质材料的至少部分。包括导电材料的导体可放置在所述接合垫、相关联路由部件的所述衬垫及在所述接合垫与所述路由部件的所述衬垫之间延伸的所述电介质材料的部分上。

在其它实施例中，制成半导体装置封装的方法中的中间产物可包含支撑在衬底上或上方的第一半导体装置及支撑在所述第一半导体装置上或上方的第二半导体装置。所述第二半导体装置的主动表面可背向所述衬底。电互连件可沿着所述第二半导体装置、第一半导体装置及衬底的表面从所述第二半导体装置的接合垫延伸到所述衬底的路由部件。所述电互连件可包含分别接触接合垫及路由部件的导体及介于所述导体与所述第一半导体装置及所述第二半导体装置的表面之间的电介质材料。

附图说明

虽然本发明以特别指出并明确要求保护特定实施例的权利要求作为结尾，但在结合附图阅读时可从以下描述更容易确定本发明的范围内的实施例的各种特征及优势，其中：

图1是用于制成发明人已知的半导体装置封装的组合件的现有技术的横截面、部分分解视图；

图2是根据本发明的半导体装置封装的横截面视图；

图3是图2的半导体装置封装的部分的放大横截面视图；

图4是形成图2的半导体装置封装的方法的流程图；

图5是图4的方法的第一阶段中的第一中间产物的横截面视图；

图6是图4的方法的第二阶段中的第二中间产物的横截面视图；

图7是图4的方法的第三阶段中的第三中间产物的横截面视图；

图8是图4的方法的第四阶段中的第四中间产物的横截面视图；

图9是图4的方法的第五阶段中的第五中间产物的横截面视图；

图10是图4的方法的第六阶段中的第六中间产物的横截面视图；

图11是图4的方法的第七阶段中的第七中间产物的横截面视图；

图12是描绘根据本发明的电互连件的部分在放大下可如何显现的一对显微照片；及

图13是根据本发明的半导体装置封装的另一实施例的横截面视图。

具体实施方式

本发明中呈现的说明并不意味着任何特定半导体装置封装、中间产物或其组件的实际视图，而仅是用于描述说明性实施例的理想化表示。因此，附图不必按比例绘制。

所揭示的实施例一般涉及制成可更好地将半导体装置集成到封装中、降低封装内电短路的可能性、减小封装高度以及按具有竞争力或更低的成本改进操作性能的半导体装置封装的方法。更具体来说，揭示将第一半导体装置直接堆叠在第二半导体装置上且可利用以通常不在封装内或跨多个半导体装置采用的方式定位电介质材料及导电材料以使第一半导体装置及第二半导体装置电互连的实施例。

如本文中使用，关于给定参数、性质或条件的术语“大体上”及“大约”意指且包含本领域普通技术人员将理解以变化程度(诸如在可接受的制造公差内)满足给定参数、性质或条件的程度。例如，大体上或约为指定值的参数可为指定值的至少约90％，指定值的至少约95％，指定值的至少约99％或甚至指定值的至少约99.9％。

如本文使用，涉及绝对定位及定向的术语为了方便起见用于指代图式中展示的与所述术语相关联的位置及定向，且不限制实际形成及使用期间相同或相似结构的位置及定向。例如，术语上、下、上方、下方、左、右、前、后等指代使用所述术语描述的附图中展示的位置及定向。当制成或使用根据本发明的实际组合件及封装时，其可采取任何绝对位置及定向，且鉴于在附图中描绘的组合件及封装与实际采用的组合件及封装之间的位置及定向差异，将必须重新阐释对应术语。例如，相对于另一特征特性化为“上”的特征可取决于相对于图式的所述特征的旋转方向及范围最终在所述另一特征的右侧、左侧、前侧、后侧或下方。

图2是根据本发明的半导体装置封装130的横截面视图。半导体装置封装130可包含衬底132，衬底132具有呈导电迹线及通孔的形式用于在第一主表面136与衬底132的相对(例如，下)侧上的第二主表面138之间路由数据、电力及接地信号的路由部件134。例如，衬底132可包含电介质材料140及呈从第一主表面136通过电介质材料140延伸到第二主表面138的路由部件134的形式的大量导电材料。电介质材料140可包含(例如)无机材料(例如钛酸锶钡)。路由部件134的导电材料可包含(例如)铜、银、铝、金或包含此类材料的合金或组合物。衬底132可经配置为(例如)印刷电路板或中介层衬底且可充当第一半导体装置144的重布层(RDL)。

导电元件142可定位在第二主表面138上且可电连接到路由部件134中的选定路由部件。导电元件142可经配置为(例如)导电材料的柱、球、凸块及/或支柱。导电元件142的导电材料可包含(例如)锡、银、铜、铅或一或多个这些材料的合金或混合物。作为特定、非限制性实例，导电元件142可包括UBM上的焊料凸块。

第一半导体装置144可支撑在衬底132上。在一些实施例中，第一半导体中144可为如图1中展示的单个、单独半导体裸片。在其它实施例中，第一半导体装置144可包含半导体裸片堆叠，如结合图13更详细展示且描述。第一半导体装置144可包含(例如)半导体裸片，其具有包含嵌入第一半导体装置144的半导体材料内或支撑在所述半导体材料上的集成电路的第一主动表面146，及缺少此类集成电路的第一非主动表面148。例如，第一半导体装置144的集成电路可包含存储器电路。更具体来说，第一半导体装置144可经配置以作为快闪存储器(例如NAND)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)操作。作为特定、非限制性实例，第一半导体装置144可经配置以作为DRAM操作。在其它实施例中，第一半导体装置144的集成电路可包含控制器电路。更具体来说，第一半导体装置144可经配置以作为其它半导体装置(诸如下文更详细描述的第二半导体装置156)的逻辑控制器操作。作为特定、非限制性实例，第一半导体装置144可经配置以作为DRAM逻辑控制器操作。

第一主动表面146可面向衬底132，且第一半导体装置144可至少大体上直接电连接到衬底132。例如，第一主动表面146可包含在第一主表面136与衬底132的对应路由部件134的导电衬垫对准且接触的第一接合垫150，及呈形成在第一接合垫150上且扩散接合到相关联路由部件134的导电衬垫。更具体来说，第一半导体装置144可具有倒装芯片定向，其中第一主动表面146面向衬底132，且导电元件152可从第一接合垫150延伸到位于第一接合垫150正下方的相关联路由部件134的导电衬垫，第一接合垫150可定位在两行侧翼中且与第一主动表面146的几何中心线相邻定位(例如，如在图2中展示在页面内及/或页面外查看)。导电元件152可经配置为(例如)导电材料的柱、球、凸块及/或支柱，而不是配置为支柱。导电元件152的导电材料可包含(例如)锡、银、铜、铅或一或多个这些材料的合金或混合物。作为特定、非限制性实例，导电元件152可包括铜支柱。

第一接合垫150可进一步电连接到并不位于第一接合垫150正下方且不以其他方式与接合垫150对准的路由部件134的导电衬垫。例如，导电材料154的迹线可介于第一半导体装置144的第一主动表面146与衬底132的第一主表面136之间。导电材料154可进一步直接接触第一接合垫150及/或导电元件152以及在衬底132的第一主表面136接触路由部件134的暴露导电衬垫。例如，导电材料154可直接接触导电元件152的横向侧，且可直接接触形成衬底132的第一主表面136的部分或从第一主表面136突出的路由部件134的导电衬垫的上表面。导电材料154可包含(例如)导电膏。更具体来说，导电材料154可包含(例如)银膏。

第二半导体装置156可支撑在第一半导体装置144上或上方。例如，第二半导体装置156可定位在与衬底132相对的第一半导体装置144的侧上。更具体来说，第二半导体装置156可通过介于第一半导体装置144与第二半导体装置156之间的粘合材料158附装到第一半导体装置144的第一非主动表面148。粘合材料158可包含(例如)电介质聚合物材料。更具体来说，粘合材料158可包含(例如)裸片附接膜(DAF)或模塑底部填充(MUF)。

第二半导体装置156可包含(例如)半导体裸片，其具有包含嵌入第二半导体装置156的半导体材料内或支撑在所述半导体材料上的集成电路的第二主动表面160，及缺少此类集成电路的第二非主动表面162。例如，第二半导体装置156的集成电路可包含控制器电路。更具体来说，第二半导体装置156可经配置以作为(若干)第一半导体装置144的逻辑控制器操作。作为具体、非限制性实例，第二半导体装置156可经配置以作为DRAM逻辑控制器操作。在其中第一半导体装置144经配置为存储器装置且第二半导体装置156经配置为第一半导体装置144的逻辑控制器的具体实施例中，半导体装置封装可更有效率地管理通过第二半导体装置156产生的热，因为不同于图1中展示的封装布置，电力相对越高，第二半导体装置156定位成越接近半导体装置封装130的顶部且越接近其外部。在其它实施例中，第二半导体装置156的集成电路可包含存储器电路。更具体来说，第二半导体装置156可经配置以作为快闪存储器(例如NAND)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)操作。作为具体、非限制性实例，第二半导体装置156可经配置以作为DRAM操作。

第二主动表面160可背向衬底132及第一半导体装置144，且第二半导体装置156可通过呈导电迹线的形式的电互连件164电连接到衬底132的路由部件134。例如，电互连件164可在第二半导体装置156、第一半导体装置144及衬底142的表面上方且沿着所述表面从第二半导体装置156的第二接合垫166延伸到衬底132的路由部件134。更具体来说，每个互连件164可(例如)在第二主动表面160上方从第二主动表面160的相关联第二接合垫166朝向第二半导体装置156的横向外围延伸，在第二半导体装置156的第二横向侧表面168(第二横向侧表面168从第二主动表面160纵向延伸到第二非主动表面162)上方朝向第一半导体装置144的第一非主动表面148延伸，在第一非主动表面148上方朝向第一半导体装置144的横向外围横向向外延伸，在第一半导体装置144的第一横向侧表面170(第一横向侧表面170从第一主动表面146纵向延伸到第一非主动表面148)上方朝向衬底132的第一主表面136延伸，且延伸到衬底132的第一主表面136处的对应路由部件134的暴露导电衬垫。互连件164可经配置为RDL，且可利用与可应用到RDL相同的技术形成。结合图3提供关于(若干)互连件164的额外细节。

第二接合垫166可(例如)定位在靠近第二半导体装置156的远离几何中心的第二横向侧表面168延伸且与第二半导体装置156的相对横向外围更紧密相邻的行中。更具体来说，第二接合垫166与第二横向侧表面168之间的横向距离可(例如)小于第二接合垫166与第二半导体装置156的几何中心之间的横向距离。作为具体、非限制性实例，第二接合垫166与第二横向侧表面168之间的横向距离可在第二接合垫166与第二半导体装置156的几何中心之间的横向距离的约10％与约25％之间。对应路由部件134可横向靠近第一半导体装置144的(若干)第一横向侧表面170定位。

第二半导体装置156的横向占据面积可小于第一半导体装置144的横向占据面积。例如，第一半导体装置144的至少部分可在至少一个横向侧上横向延伸超过第二半导体装置156的外围。更具体来说，第一半导体装置144的第一非主动表面148的部分可在第二半导体装置156的至少两个相对横向侧上横向延伸超过第二半导体装置156的第二横向侧表面168。作为具体、非限制性实例，第一半导体装置144的第一非主动表面148的外围部分可在第二半导体装置156的每个横向侧上(例如，在其中第二半导体装置156为矩形的实施例中在四个横向侧上)横向延伸超过第二半导体装置156的第二横向侧表面168。第二半导体装置156可(例如)在第一半导体装置144的第一非主动表面148上居中，使得如在平行于第一非主动表面148的方向上测量的每个各自第二横向侧表面168与最接近的第一横向侧表面170之间的横向距离至少大体上等于每个其它各自第二横向侧表面168与最接近的第一横向侧表面170的相同横向距离。在其它实施例中，第二半导体装置156可相对于第一半导体装置144从中心偏移。

衬底132、(若干)第一半导体装置144、(若干)第二半导体装置156及(若干)互连件164中的每一者的至少部分可密封在密封剂172中。例如，密封剂172可定位在与衬底132的第二主表面138相对的前述组件中的每一者的侧上。更具体来说，密封剂172可覆盖且直接接触第二半导体装置156的第二主动表面160的部分、(若干)互连件164的至少最上及横向最外部分以及靠近半导体装置封装130的横向外围的衬底132的第一主表面136的部分。密封剂172可包含(例如)电介质、聚合物材料。更具体来说，密封剂172可包含(例如)模塑料，诸如环氧树脂材料。密封剂172可不定位在互连件164下方。例如，密封剂172不可介于互连件164与第一半导体装置144、第二半导体装置156及衬底132之间。

图3是图2的半导体装置封装130的部分的放大横截面视图。互连件164可包含(例如)可直接接触各自第二接合垫166及相关联路由部件134的导电衬垫的电导体174。互连件164可进一步包含下层电介质材料176，其可介于导体174与导体174下层的第一半导体装置144、第二半导体装置156及衬底132的其它部分之间。例如，每个电互连件164可包含接触相关联第二接合垫166及对应路由部件134的导电衬垫的导体174及介于导体174与第一半导体装置144及第二半导体装置156的剩余部分之间的电介质材料176。更具体来说，电介质材料176可(例如)在第二半导体装置156的第二主动表面160上的钝化材料上方横向围绕暴露的第二接合垫166，且可在衬底132的第一主表面136上横向围绕路由部件134。电介质材料176亦可定位在第二主动表面160的部分、(若干)第二横向侧表面168、粘合材料158、第一非主动表面148的部分、(若干)第一横向侧表面170、导电材料154及第一主表面136的部分上且与其直接接触。导体174的导电材料可包含(例如)铜、银、铝、金或包含此类材料的合金。电介质材料176可包含(例如)不同于密封剂172的聚合物材料。更具体来说，电介质材料176可包含(例如)环氧树脂材料或聚酰亚胺。

(若干)互连件164可利用类似(或相同)于在某些实施例中发明人已知用于形成RDL的材料及工艺的材料及工艺形成。例如，根据本发明的RDL形成技术可用于形成封装内的堆叠式半导体装置间的互连件164。此可部分通过使用此类RDL形成技术来放置直接在(若干)第二接合垫166、(若干)路由部件134、堆叠式半导体装置(例如，(若干)第二半导体装置156及(若干)第一半导体装置144)及衬底132的暴露表面上形成(若干)互连件164的材料实现。

总之，根据本发明的某些实施例的半导体装置封装可包含衬底上方的第一半导体装置及所述第一半导体装置上方的第二半导体装置。所述第二半导体装置的主动表面可背向所述衬底。至少一个电互连件可沿着第二半导体装置、第一半导体装置及衬底的表面从第二半导体装置的接合垫延伸到所述衬底的路由部件。所述至少一个电互连件可包含接触所述接合垫及所述路由部件的导体及在所述接合垫与所述路由部件之间介于所述导体与所述第一半导体装置、所述第二半导体装置及所述衬底之间的电介质材料。不同于所述电介质材料的密封剂可在所述第一半导体装置、所述第二半导体装置的所述至少一个电互连件及暴露表面及衬底的上表面上方延伸。

图4是形成图2的半导体装置封装130的方法180的流程图且图5是图4的方法的第一阶段中的第一中间产物182的横截面视图。为简单起见，在图5到11中已经省略不与互连件164的形成直接相关的所得半导体装置封装130的某些特征(见图2)。组合参考图4及5，方法180可涉及将电介质材料176放置在第一半导体装置144、第二半导体装置156及衬底132的至少部分上，如在动作184展示。例如，电介质材料176可完全覆盖第二主动表面160(包含其上的第二接合垫166)、至少第二半导体装置156的相对横向侧上的第二横向侧表面168、横向延伸超过第二半导体装置156的第二横向侧表面168的第一非主动表面148的部分、至少第一半导体装置144的相对横向侧上的第一横向侧表面170及靠近(若干)相关联路由部件134的衬底132的第一主表面136的至少部分。电介质材料176可通过(例如)当处于可流动状态中时从分配器(例如，喷嘴)分配、喷涂、旋涂、化学气相沉积放置。在一些实施例中，电介质材料176可为可固化材料，且可在动作184期间发生固化。

在动作184之前，第一半导体装置144、第二半导体装置156及衬底132的一或多者可形成及/或彼此组装。例如，可形成第一半导体装置144，可形成第二半导体装置156，可形成衬底132，可将第一半导体装置144支撑在衬底132上且附装到衬底132，可将第二半导体装置156支撑在第一半导体装置144上且附装到第一半导体装置144，或这些的任何组合或子组合。在其它实施例中，第一半导体装置144、第二半导体装置156及衬底132可提供为预组装组件。

图6是图4的方法180的第二阶段中的第二中间产物186的横截面视图。组合参考图4及6，方法180可涉及至少部分移除覆盖第二半导体装置156的第二接合垫166及在第一主表面136处的衬底132的至少一些路由部件134的电介质材料176的所述部分，如在动作190指示。例如，保护性材料188可选择性地定位在未移除的电介质材料176的剩余部分上方。保护性材料188可包含(例如)聚合物材料。更具体来说，保护性材料188可包含正或负光阻剂。保护性材料188可首先覆盖整个电介质材料176及横向定位超过电介质材料176的衬底132的任何暴露部分。保护性材料188可通过(例如)喷涂或旋涂工艺定位。上覆于第二接合垫166的至少部分及在第一主表面136的至少一些路由部件134的保护性材料188的部分可通过(例如)光刻图案化以用于移除。

图7是图4的方法的第三阶段中的第三中间产物192的横截面视图。组合参考图4及7，与动作190相关联的移除电介质材料176的部分的工艺可继续。在移除上覆于第二接合垫166的至少部分及在第一主表面136的至少一些路由部件134的保护性材料188的所述部分(见图6)之后，可移除电介质材料176的暴露部分。例如，电介质材料176的暴露部分可暴露于并不溶解保护性材料188(见图6)的溶剂或可使用蚀刻工艺(例如，干蚀刻、湿蚀刻)来移除电介质材料176的暴露部分。接着也可通过(例如)暴露于溶剂随后移除保护性材料188的剩余部分(见图6)。

图8是图4的方法180的第四阶段中的第四中间产物194的横截面视图。组合参考图4及8，方法180可涉及将导体174放置在第二接合垫166的暴露部分、路由部件134的暴露部分及在第二接合垫166与路由部件134之间延伸的电介质材料176的部分上，如在动作196展示。晶种材料198可放置在第三中间产物192的暴露表面的部分上(见图7)。例如，晶种材料198可定位在电介质材料176、第二接合垫166、相关联路由部件134的所述暴露表面的部分及在第二接合垫166与相关联路由部件134之间延伸的衬底132的电介质材料140的部分上。晶种材料198可包含(例如)经配置以促进将导体174的导电材料(见图2)沉积且粘附在第二接合垫166、相关联路由部件134及在其之间延伸的电介质材料176上的材料。更具体来说，晶种材料198可包含(例如)金属或金属合金材料。作为具体、非限制性实例，晶种材料198可包含(例如)镍、铬、钽或包含此类材料的合金。晶种材料198可通过(例如)化学气相沉积(包含原子层沉积)或物理气相沉积(即，溅射)沉积。

图9是图4的方法180的第五阶段中的第五中间产物200的横截面视图。组合参考图4及8，定位导体174的动作196可通过将另一保护性材料202放置在晶种材料198的部分上作为后续形成导体174的模板而继续。例如，另一保护性材料202可在与第二半导体装置156相对的晶种材料198的侧上靠近第二半导体装置156的几何中心定位。作为另一实例，另一保护性材料202可在与第二主表面138相对的衬底132的侧上靠近衬底132的外围定位。更具体来说，另一保护性材料202可从衬底132的外围横向向内延伸以靠近相关联路由部件134。另一保护性材料202可包含任一所述材料，且可使用之前结合保护性材料188(见图6)描述的任一工艺放置且图案化。

图10是图4的方法180的第六阶段中的第六中间产物204的横截面视图。组合参考图4及8，导体174的导电材料可接着放置在仍暴露在许多另一保护性材料202的横向范围之外的晶种材料198的部分上，从而完成动作196。导体174的导电材料可通过镀敷工艺(例如，电镀、无电式化学镀敷)沉积到晶种材料198的暴露部分上。互连件164可接着是完整的。

图11是图4的方法180的第七阶段中的第七中间产物206的横截面视图。在形成互连件164之后，可移除另一保护性材料202及在另一保护性材料202下方的晶种材料198的剩余部分。可使用之前结合保护性材料188描述的任一移除工艺(见图6、7)实现另一保护性材料202(及未镀敷晶种材料198)的移除。半导体装置封装130的形成(见图2)可接着通过(例如)使用环氧树脂模塑料将与第二主表面138相对的衬底132的侧上的暴露组件密封在密封剂172中(见图2)来实现。

作为另一总结，根据本发明的某些实施例的制成半导体装置封装的方法可涉及将电介质材料放置在第一半导体装置、第二半导体装置及衬底的至少部分上，所述第一半导体装置支撑在所述衬底上或上方，所述第二半导体装置支撑在所述第一半导体装置上或上方。可移除覆盖所述第二半导体装置的接合垫及所述衬底的相关联路由部件的衬垫的所述电介质材料的至少部分。包括导电材料的导体可放置在所述接合垫、相关联路由部件的所述衬垫及在所述接合垫与所述路由部件的所述衬垫之间延伸的所述电介质材料的部分上。

作为另一总结，根据本发明的某些实施例的制成半导体装置封装的方法中的中间产物可包含支撑在衬底上或上方的第一半导体装置及支撑在所述第一半导体装置上或上方的第二半导体装置。所述第二半导体装置的主动表面可背向所述衬底。电互连件可沿着所述第二半导体装置、第一半导体装置及衬底的表面从所述第二半导体装置的接合垫延伸到所述衬底的路由部件。所述电互连件可包含分别接触接合垫及路由部件的导体及介于所述导体与所述第一半导体装置及所述第二半导体装置的表面之间的电介质材料。

图12是描绘根据本发明的电互连件164的部分在放大下可如何显现的一对显微照片208。导体174的特性可为宽、厚且稳固的导电材料块(尤其在与引线接合126的直径(见图1)比较时)。另外，互连件164遵循的定位及路径可更紧密地遵循半导体装置封装130的下层组件的轮廓。

图13是根据本发明的半导体装置封装210的另一实施例的横截面视图。半导体装置封装210可至少大体上类似于图1的半导体装置封装130配置，以下突显的例外情况除外。例如，半导体装置封装210可包含衬底132，衬底132具有呈导电迹线及通孔的形式用于在第一主表面136与衬底132的相对(例如，下)侧上的第二主表面138之间路由数据、电力及接地信号的路由部件134。衬底132可经配置为(例如)印刷电路板或中介层衬底且可充当一或多个第一半导体裸片144A及144B的重布层(RDL)。导电元件142可定位在衬底132上且可电连接到路由部件134中的选定路由部件。

多个第一半导体裸片144A及144B可支撑在衬底132上方。例如，堆叠中的最底部第一半导体裸片144A可支撑在衬底132上，且堆叠中的一或多个额外第一半导体裸片144B可在与衬底132相对的最底部第一半导体裸片144A的侧上堆叠在最底部第一半导体裸片144A上。最底部第一半导体裸片144A的第一主动表面146A可面向衬底132。每个上覆第一半导体裸片144B的第一主动表面146B可背向衬底132且定位在与最底部第一半导体裸片144A相对的各自上覆额外第一半导体裸片144B的侧上。在一些实施例中，每个额外第一半导体裸片144B可具有比正下方的第一半导体裸片(例如，最底部第一半导体裸片144A)更小的横向占据面积及/或可相对于正下方的第一半导体裸片横向偏移，此可暴露靠近某些额外第一半导体裸片144B的第一主动表面146B的横向外围的第一接合垫212以用于连接到电互连件164。在其它实施例中，与衬底132相对直接上覆于最底部第一半导体裸片144A的至少额外第一半导体裸片144B可具有等于或大于最底部第一半导体裸片144A的横向占据面积，及/或可相对于最底部第一半导体裸片144A横向偏移。第一接合垫212可(例如)定位在靠近额外第一半导体裸片144B的远离几何中心的第一横向侧表面170B延伸且与额外第一半导体裸片144B的横向外围更紧密相邻的行中。在一些实施例中，堆叠中的第一半导体裸片144A及144B可协作操作以执行任务，使得堆叠中的第一半导体裸片144A及144B可据说形成第一半导体装置144。

第一半导体裸片144A及144B可包含(例如)经配置为存储器电路或控制器电路的集成电路，如之前结合图1描述。作为具体、非限制性实例，每个第一半导体裸片144A及144B可经配置以作为快闪存储器(例如NAND)、可编程只读存储器(PROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)操作，或最底部第一半导体裸片144A可经配置以作为存储器的控制器操作，且每个上覆、额外第一半导体裸片144B可经配置以作为存储器操作。

第二半导体装置156可支撑在第一半导体裸片144A及144B上或上方。例如，第二半导体装置156可定位在与衬底132相对的第一半导体裸片144A及144B的堆叠的侧上。第二半导体装置156的集成电路可包含控制器电路或存储器电路。在其中每个第一半导体裸片144A及144B经配置为存储器装置且第二半导体装置156经配置为第一半导体装置144的逻辑控制器的具体实施例中，半导体装置封装可更有效率地管理通过第二半导体装置156产生的热，因为不同于图1中展示的封装布置，电力相对越高，第二半导体装置156定位成越接近半导体装置封装210的顶部且越接近其外部。

第二半导体裸片156可具有小于正下方的第一半导体裸片(例如，最上第一半导体裸片144B)的横向占据面积及/或可相对于正下方的第一半导体裸片横向偏移。第二半导体裸片156的横向外围及下层第一半导体裸片144B的此相对定位可暴露靠近正下方的第一额外半导体裸片144B的第一主动表面146B的横向外围的第一接合垫212以用于连接到电互连件164。

第二半导体装置156及介于第二半导体装置156与最底部第一半导体裸片144A之间的每个第一半导体裸片144B可通过呈导电迹线的形式的电互连件164电连接到衬底132的路由部件134。例如，电互连件164可在第二半导体装置156及正下方额外第一半导体裸片144B的表面上方且沿着所述表面从第二半导体装置156的第二接合垫166延伸到每个额外第一半导体裸片144B的第一接合垫212，且在第一半导体裸片144A及144B以及衬底的表面上方且沿着所述表面延伸到衬底132的路由部件134。更具体来说，每个互连件164可(例如)在第二主动表面160上方从第二主动表面160的相关联第二接合垫166朝向第二半导体装置156的横向外围延伸，在第二半导体装置156的第二横向侧表面168上方(第二横向侧表面168从第二主动表面160纵向延伸到第二非主动表面162)朝向正下方、额外第一半导体裸片144B的第一主动表面146B延伸，在第一主动表面146A上方横向向外延伸到第一接合垫212，朝向额外第一半导体裸片144B的横向外围横向向外延伸，在额外第一半导体裸片144B的第一横向侧表面170B上方(第一横向侧表面170B从第一主动表面146B纵向延伸到第一非主动表面148B)朝向最底部第一半导体裸片144A延伸，在最底部第一半导体裸片144A的第一非主动表面148A上方朝向最底部第一半导体裸片144A的横向外围横向向外延伸，在最底部第一半导体裸片144A的第一横向侧表面170A上方朝向衬底132的第一主表面136延伸，且延伸到衬底132的第一主表面136处的对应路由部件134的暴露导电衬垫。互连件164可经配置为RDL，且可利用与可应用到RDL相同的技术形成。结合图3提供关于(若干)互连件164的额外细节。

应用发明人已知用于形成RDL的技术来代替地或另外形成如本文揭示的封装的半导体装置间的互连可允许所得封装在下层衬底上方具有较低高度。另外，根据本发明的技术及结构可导致更低电阻及更快的信号传输以及更高质量及保真度。如本文揭示的互连件可降低(例如，消除)对引线接合的依赖，引线接合可在密封期间容易出现断裂、扫掠、短路及其它可靠性问题。因此，根据本发明的互连件可允许将多个半导体装置集成到其中先前以竞争性或降低的成本要求或优选多封装组装技术的单个封装中。

虽然已经结合附图描述某些说明性实施例，但本领域普通技术人员将认识到且了解，本发明的范围不限于本发明中明确展示且描述的所述实施例。相反，可对本发明中描述的实施例进行许多添加、删除及修改以产生本发明范围内的实施例，例如明确要求保护的实施例(包含合法等效物)。另外，如发明人所预期，来自一个所揭示实施例的特征可与另一所揭示实施例的特征组合，同时仍在本发明的范围内。