降低三相史维斯电路边界处电流畸变的控制系统及方法

摘要

本发明是一种降低三相Swiss电路边界处电流畸变的控制系统及其控制方法，该控制系统包括信号采样及处理电路、数字处理及控制电路及驱动单元。所述信号采样及处理电路包括电压采样及处理电路、电流采样及处理电路；所述数字处理及控制电路包括以数字计算单元为核心的数字比较器1、数字比较器2、锁存单元、控制单元；所述驱动单元接收来自控制单元的控制信号，并驱动Qa、Qb、Qc三个低频双向功率管。本发明可以有效得出电流超前电压的相位值，根据计算值检测出进入边界区的时刻，并通过优化双向谐波注入开关管的导通状态，有效减小了边界区的电流畸变，进而提高了功率因数。

说明书

技术领域

本发明涉及一种控制策略，应用数字控制技术，用于减轻三相史维斯(Swiss) 及其延伸拓扑中边界处电流畸变严重的问题，进而减小THD及提高功率因数

背景技术

随着电力电子技术的高速发展，供电设备的功率等级不断增大，对用电设备 的功率因数要求越来越高。为了降低高次电流谐波对电网及用电设备的污染，减 小无功功率，提高电网利用效率，各种包含PFC功能的拓扑应运而生。近年来， 三相PFC拓扑及其控制策略不断发展完善，在大功率场合下的应用越来越广泛。

三相史维斯(Swiss)拓扑仅包含两个高频开关管，开关损耗小，控制简单， 开关应力小，在低压大功率场合拥有广泛应用。其包含三对低频双向开关管，用 于谐波注入。在低频管切换处，相电流有明显的畸变，THD升高，功率因数也 相应降低。

数字控制技术越来来成熟，使用数字控制技术可以更为精准的预测和控制， 通过数字计算，可以有效得出相电流发生畸变的时刻以及畸变的程度，从而可以 进行更为有效的控制优化，减小电流谐波失真。

发明内容：

技术问题：本发明提出一种降低三相史维斯(Swiss)电路边界处电流畸变的控 制系统及其控制方法，是一种针对三相史维斯(Swiss)拓扑控制方案的优化，主 要解决边界处电流畸变的问题，以降低总谐波失真，提高功率因数；可以根据工 况计算出电流与电压的相位差值，实时进行控制优化。

技术方案：本发明的一种降低三相史维斯电路边界处电流畸变的控制系统包括信号采样及处理电路、数字处理及控制电路及驱动单元；

所述信号采样及处理电路包括电压采样及处理电路、电流采样及处理电路；所述电 压采样及处理电路包含三路结构相同、输入/输出不同的相电压采样及处理电路分别对应 三相电压Va、Vb、Vc，每一相电压采样及处理电路均包含独立的串联电阻降压网络及 独立的ADC芯片，三路相电压采样及处理电路的输入分别连接三相输入源Va、Vb、 Vc，经过串联电阻降压网络后分别接入各自的ADC芯片，每一相电压对应的ADC芯 片的输出值即为电压采样及处理电路的三个实际输出；所述电流采样及处理电路包含三 路结构相同、输入/输出不同的相电流采样及处理电路分别对应三相电流Ia、Ib、Ic，每 一相电流采样及处理电路均包含独立的采样电阻，独立的放大电路及独立的ADC芯片； 采样电阻Ra、Rb、Rc分别串接在三相输入源Va、Vb、Vc与LC滤波器及整流桥之间， 采样电阻Ra、Rb、Rc两端的压差信号分别经各自的放大电路后分别接入各自的ADC 芯片，每一相电流对应的ADC芯片的输出值即为电流采样及处理电路的三个实际输出；

所述数字处理及控制电路包括以数字计算单元为核心的数字比较器1、数字 比较器2、锁存单元、控制单元；数字比较器1的三个输入端I1、I2、I3分别接 电压采样及处理电路中的ADC芯片的输出端O1、O2、O3，数字比较器1的第 一输出端O1分别接数字计算单元的第一输入端I1和控制单元第一输入端I1； 数字计算单元的第二至第七输入端I2～I7分别接电压采样及处理电路的三个 ADC芯片的输出端O1、O2、O3、电流采样及处理电路的三个ADC芯片的输出 端O1、O2、O3，数字计算单元的第八输入端I8接锁存单元的第一输出端O1；数字计算单元的第一输出端O1接控制单元的第二输入端I2，数字计算单元的第 二、第三、第四输出端O2、O3、O4接锁存单元的第一、第二、第三输入端I1、 I2、I3；数字计算单元的第五输出端O5接数字比较器2的第一输入端I1；数字 比较器2的第二、第三输入端I2、I3接锁存单元的第二、第三输出端O2、O3 数字比较器2的第一输出端O1接控制单元的第三输入端I3；控制单元的第一、 第二、第三输出端O1、O2、O3分别接驱动单元的第一、第二、第三输入端I1、 I2、I3；驱动单元的第一、第二、第三输出端O1、O2、O3分别接谐波注入电路 中双向开关管Qa、Qb、Qc的栅极；

所述驱动单元接收来自控制单元的控制信号，并驱动Qa、Qb、Qc三个低频 双向功率管。

其中，

所述数字比较器1，根据三相电压值两两之间的压差关系，将一个工频周期 划分为六个扇形区，分别为I：Va＞Vb＞Vc，II：Vb＞Va＞Vc，III：Vb＞Vc＞Va，IV：Vc＞Vb＞Va，V：Vc＞Va＞Vb，VI：Va＞Vc＞Vb，数字比较器1的第一输出端输出量 为当前输入电压所处的扇区信息。

所述数字计算单元，根据数字比较器1输入的扇形区信息，以及输入电压信 息，产生边界区判定信息；所述数字计算单元，结合当前所处扇区，选择两相输 入电压值作差，并与锁存单元第一输出端输出量Vref作比较，当差值大于Vref 时，判定为非边界区，当差值小于Vref时，判定为边界区；边界区信息由数字 计算单元的第一输出端输出至控制单元的第二输入端；

所述数字计算单元，根据数字比较器1输入的扇形区信息及内部计算获得的 边界区信息，定时采取特定输入电压输入电流值，并生成参考信号；所述数字计 算单元，在非边界区的中心时刻，即在其中某相电压接近零时，选择对应两相电 压及电流进行数字运算，生成电流超前电压的相位值，并根据此相位值，生成边 界区判定参考电压Vref、畸变判定参考值refl、ref2，由数字计算单元的第二、 第三、第四输出端输出至锁存单元进行锁存；所述Vref、ref1、ref2均设定有阈 值，当计算值超过/低于阈值时，取对应阈值；

所述数字计算单元，根据数字比较器1输入的扇形区信息及内部计算获得的 边界区信息，定时采取特定输入电压输入电流值，并生成样本值；在进入边界区 后，实时选择对应两相电压及电流进行数字运算，生成sample值，并由其第五 输出端输出至数字比较器2的第一输入端。

所述数字比较器2，将其第一输入端的sample值分别与其第二、第三输入端 的ref1、ref2进行比较，生成电流畸变信息；所述数字比较器2，其第二输入端 的ref1值默认小于第三输入端的ref2值；当sample值在ref1和ref2值之间时， 判定为未发生畸变，当sample值小于ref1或大于ref2时，判定为电流发生畸变， 由数字比较器2的第一输出端将畸变信息输出至控制单元的第三输入端。

本发明的降低三相史维斯电路边界处电流畸变的控制系统的控制方法在于，根据电路的实时工况，在每个扇形区更新一次边界区判定参考电压Vref，畸变判定 参考值ref1、ref2；在进入边界区后，实时输出sample值；由控制单元结合各个 输入信息，产生控制信号。

其中，

所述边界区判定参考电压Vref、畸变判定参考值refl、ref2的更新时间为扇 形区的中间时刻，即其中某相电压过零后触发更新。

所述边界区判定参考电压Vref、畸变判定参考值ref1、ref2的计算方式为，

ref1＝μ(1-λ)

ref2＝μ(1+λ)

参数μ的计算方式如下：

在扇形区I及扇形区IV：

μ＝V

在扇形区II及扇形区V：

μ＝V

在扇形区III及扇形区VI：

μ＝V

其中Va、Vb、Vc分别为电压采样及处理电路获得的电压值，Ia、Ib、Ic分别为 电流采样及处理电路获得的电流值，Iphase为当前周期相电流的幅值，η、λ均 为误差允许的裕量值，本模型中取η＝5％，λ＝20％。

当进入边界区之后，实时输出sample值，sample值的计算方式为：

在扇形区I、II或扇形区IV、V交界处为

sample＝V

在扇形区II、III或扇形区V、VI交界处为

sample＝V

在扇形区III、IV或扇形区VI、I交界处为

sample＝V

所述控制单元，根据其第一输入端获得的扇形区信息，第二输入端获得的边 界区信息，第三输入端获得的畸变信息，产生三个开关信号，由其第一、第二、 第三输出端分别输出至驱动单元的第一、第二、第三输入端；当边界区信息为非 边界区时，控制单元仅根据第一输入单获得扇形区信息，产生驱动输出信号；当 进入边界区后，控制单元将综合扇形区信息、边界区信息以及畸变信息产生驱动 输出信号。

所述的驱动输出信号以1代表开关闭合信息，以0代表开关断开信息，则在 非边界区，Qa、Qb、Qc对应的开关状态分别为I：010，II：100，III：001，IV：010， V：100，VI：001；在边界区，当畸变信息为未发生畸变时，开关状态与非边界区 保持一致；当畸变信息为发生畸变时，确定所发生畸变的两相电流，交换对应开 关管的开关状态，第三相开关状态保持不变。

有益效果：本发明采用以上技术方案与现有技术相比，具有以下技术效果：

1.可以随时根据电路的工况，得出电流超前电压的相位值，进行准确的预测

2.可以通过优化低频双向管的导通时序，有效地减小电流畸变，进而减小总谐 波失真，提高功率因数。

附图说明

图1为本发明引用的三相Swiss拓扑的基本结构；

图2为本发明的控制框图；

图3为三相Swiss拓扑工作区的划分示意图；

图4(a)为传统控制时序下电流畸变的波形完整工频周期图；

图4(b)为传统控制时序下电流畸变的波形交界处的局部放大图，；

图5(a)为采用本发明控制策略优化后的电流波形完整工频周期图；

图5(b)为采用本发明控制策略优化后的电流波形交界处的局部放大图。

图6(a)为本发明提出的控制策略下交界处主要开关管导通状态与控制量之间 的关系；

图6(b)为本发明提出的控制策略下交界处开关状态对电流畸变的优化情况；

具体实施方式

现结合附图对本发明的具体实施方案进行说明

本发明的一种降低三相史维斯电路边界处电流畸变的控制系统包括信号采样 及处理电路、数字处理及控制电路及驱动单元；

所述信号采样及处理电路包括电压采样及处理电路、电流采样及处理电路；所述电 压采样及处理电路包含三路结构相同、输入/输出不同的相电压采样及处理电路分别对应 三相电压Va、Vb、Vc，每一相电压采样及处理电路均包含独立的串联电阻降压网络及 独立的ADC芯片，三路相电压采样及处理电路的输入分别连接三相输入源Va、Vb、 Vc，经过串联电阻降压网络后分别接入各自的ADC芯片，每一相电压对应的ADC芯 片的输出值即为电压采样及处理电路的三个实际输出；所述电流采样及处理电路包含三 路结构相同、输入/输出不同的相电流采样及处理电路分别对应三相电流Ia、Ib、Ic，每 一相电流采样及处理电路均包含独立的采样电阻，独立的放大电路及独立的ADC芯片； 采样电阻Ra、Rb、Rc分别串接在三相输入源Va、Vb、Vc与LC滤波器及整流桥之间， 采样电阻Ra、Rb、Rc两端的压差信号分别经各自的放大电路后分别接入各自的ADC 芯片，每一相电流对应的ADC芯片的输出值即为电流采样及处理电路的三个实际输出；

所述数字处理及控制电路包括以数字计算单元为核心的数字比较器1、数字 比较器2、锁存单元、控制单元；数字比较器1的三个输入端I1、I2、I3分别接 电压采样及处理电路中的ADC芯片的输出端O1、O2、O3，数字比较器1的第 一输出端O1分别接数字计算单元的第一输入端I1和控制单元第一输入端I1； 数字计算单元的第二至第七输入端I2～I7分别接电压采样及处理电路的三个 ADC芯片的输出端O1、O2、O3、电流采样及处理电路的三个ADC芯片的输出 端O1、O2、O3，数字计算单元的第八输入端I8接锁存单元的第一输出端O1；数字计算单元的第一输出端O1接控制单元的第二输入端I2，数字计算单元的第 二、第三、第四输出端O2、O3、O4接锁存单元的第一、第二、第三输入端I1、 I2、I3；数字计算单元的第五输出端O5接数字比较器2的第一输入端I1；数字 比较器2的第二、第三输入端I2、I3接锁存单元的第二、第三输出端O2、O3 数字比较器2的第一输出端O1接控制单元的第三输入端I3；控制单元的第一、 第二、第三输出端O1、O2、O3分别接驱动单元的第一、第二、第三输入端I1、 I2、I3；驱动单元的第一、第二、第三输出端O1、O2、O3分别接谐波注入电路 中双向开关管Qa、Qb、Qc的栅极；

所述驱动单元接收来自控制单元的控制信号，并驱动Qa、Qb、Qc三个低频 双向功率管。

图1为本发明引用的三相Swiss拓扑的基本结构，包括三相输入电压源 VaVbVc，输入LC滤波网络与二极管整流桥，高频开关管S1S2，续流二极管D1D2， 三组低频双向管QaQbQc构成的谐波注入网络，Buck电感及负载。

本发明采用数字控制，主要控制对象为三组低频双向管QaQbQc。本发明对 三相输入电压及三相输入电流进行采样，并转换为数字值，主要控制框图如图2 所示。

如图3，为本发明所引用的三相Swiss工作扇形区的划分示意图。

假设电路初始状态为Va＞0＞Vb＞Vc，并且Vb-Vc＞Vref。

电压采样电路采取输入电压信息后，转换为数字量，分别送至数字计算单元 和数字比较器1。

数字比较器1将三相电压进行比较，判断当前处于扇形区I的前半部分，并 将扇形区信息发送至数字计算单元的第一输入端和控制单元的第一输入端。

数字计算单元接收扇形区信息后，选择Vb及Vc进行作差，并与锁存单元 锁存的边界区判定参考电压Vref进行比较，因为Vb-Vc＜Vref，所以判定为非边 界区。数字计算单元将非边界区信息经其第一输出端发送至控制单元的第二输入 端。

控制单元接收到非边界区信息，所以开关状态仅与扇形区信息有关。当前所 处扇形区为I，因此低频双向管的开关状态为Qb保持导通，QaQc保持关断。

当电路状态转变为Va＞Vb＞0＞Vc时，检测到Vb的过零信息，刷新边界区参 考电压Vref和畸变判定参考值ref1、ref2。当前电路处于扇形区I，因此 μ＝V

ref1＝μ(1-λ)

ref2＝μ(1+λ)

数字计算单元将计算后的值传输至锁存单元进行更新。

刷新后，数字计算单元开始实时计算|Va-Vb|的值，并与刷新后的Vref进行比 较。在刚刷新完成时，|Va-Vb|＞Vref，处于非边界区，此时电路仍然属于扇形区I， 控制单元的输出为保持Qb导通，QaQc关断。

|Va-Vb|的值逐渐逼近Vref，当Va-Vb＜Vref时，判定进入边界区。进入边界 区后，数字比较器2开始工作，数字计算单元将边界区信息由第一输出端发送至 控制单元的第二输入端，并实时计算sample值。

此时电路处于扇形区I与扇形区II的交界处，sample值的计算方式为

sample＝V

数字计算单元将sample值不断更新并由其第五输出端输出至数字比较器2的第一输入端。

数字比较器2将sample值与锁存单元中的ref1与ref2进行比较，当sample 值处于二者之间时，判定为未发生畸变；当sample值大于ref2或sample值小于 ref1时，判定为发生畸变。数字比较器2的第一输出端将是否发生畸变的信息发 送至控制单元的第三输入端。

控制单元第二输入端接收到边界区信息后，开始接收第三输入端获得的畸变 信息。若畸变信息为未发生畸变，则开始检验第一输入端接收到的扇形区信息， 当前仍然处于扇形区I，因此Qb导通，QaQc关断；若畸变信息为发生畸变时， 因为当前扇形区信息为扇形区I，边界区信息为扇形区I、II交界处，所以，低频 管的开关状态为：Qa、Qb与扇形区I非边界处的状态相反，Qc保持不变，即 Qa导通，Qb关断，Qc关断。具体开关状态如图6(a)所示。

当电路状态转变为Vb＞Va＞0＞Vc时，数字比较器1检测出扇形区发生变化， 判断为处于扇形区2，并由其第一输出端将扇形区II的信息更新至数字计算单元 的第一输入端和控制单元的第一输入端。

此时电路仍然处于扇形区I和扇形区II的交界处，数字计算单元仍然检测 |Va-Vb|的值，并与锁存单元中的边界区参考电压Vref进行比较。

|Va-Vb|＜Vref，电路仍然处于边界区，数字比较器2继续工作，数字计算单元 将边界区信息由第一输出端发送至控制单元的第二输入端，并实时计算sample 值。sample值的计算方式保持为

sample＝V

数字计算单元将sample值不断更新并由其第五输出端输出至数字比较器2的第一输入端。

数字比较器2将sample值与锁存单元中的ref1与ref2进行比较，当sample 值处于二者之间时，判定为未发生畸变；当sample值大于ref2或sample值小于 ref1时，判定为发生畸变。数字比较器2的第一输出端将是否发生畸变的信息发 送至控制单元的第三输入端。

控制单元第二输入端接收到边界区信息后，开始接收第三输入端获得的畸变 信息。若畸变信息为未发生畸变，则开始检验第一输入端接收到的扇形区信息， 当前扇形区更新为扇形区II，因此Qa导通，QbQc关断；若畸变信息为发生畸 变时，因为当前扇形区信息改变为扇形区II，边界区信息为扇形区I、II交界处， 所以，低频管的开关状态为：Qa、Qb与扇形区II非边界处的状态相反，Qc保 持不变，即Qb导通，Qa关断，Qc关断。具体开关状态如图6(a)所示。

当|Va-Vb|＞Vref时，判定为非边界区，数字计算单元不再更新sample值，并 将非边界区信息由第一输出端发送至控制单元的第二输入端。

控制单元接收到非边界区信息，所以开关状态仅与扇形区信息有关。当前所 处扇形区为II，因此低频双向管的开关状态为Qa保持导通，QbQc保持关断。

至此，一个扇区的完整工作过程结束，开始进入下一个扇区的工作过程，其 他扇区的工作过程可以类推。

传统工作过程中的电流畸变波形如图4所示，可以看出，电流畸变情况非常 明显

采用本发明控制策略优化后的电流波形如图5所示，其中，图5中的输入电 压大小，负载大小等均与图4保持一致，仅优化了低频双向开关管的导通时序。

经过本发明优化后的电流波形畸变问题得到了有效的改善，相对于未经优化 的波形，最大电流畸变减少了80％以上，有效地提高了功率因数。

以上所述仅是本发明的部分实施方式，应当指出，对于本技术领域的普通技 术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些 改进和润饰也应视为本发明的保护范围。