基于静态时序信息的开关电流模型拟合芯片逻辑门功耗变化波形的方法

摘要

本发明公开了一种基于静态时序信息的开关电流模型拟合芯片逻辑门功耗变化波形的方法，主要应用于芯片电源完整性验证的动态分析。本发明包括如下步骤：首先，解析TimingWindow文件和SDF文件，得到slewRate库和IO‑Path Delay库；然后，根据开关电流模型的建模方式，对每个instance的所有翻转状态进行建模；接着，处理功耗仿真文件，处理每个instance的每个翻转时刻，匹配相应状态的开关电流模型，并将能量进行分配，得到每个instance在仿真时间内的所有功耗波形特征组，对其进行叠加检查和处理，最终得到每个instance的功耗变化情况。本发明提出的方法可以在不增加较大时间代价的基础上，得到每个instance贴近真实工作下的功耗变化情况，有利于提高动态IR Drop仿真器仿真结果的准确性。