集成电路、集成电路的电容器阵列以及用于制造集成电路的方法

摘要

本申请案涉及集成电路、集成电路的电容器阵列以及用于制造集成电路的方法。集成电路包括多个水平排列成二维2D网格的特征。所述2D网格包括具有四个网格点并且在成对的所述四个网格点之间具有四个直线侧边的平行四边形单位单元。所述平行四边形单位单元具有横跨在所述四个网格点中的两个对角线上对置的网格点之间的直线对角线。所述直线对角线比所述四个直线侧边中的每一个都要长。所述各个特征处于所述四个网格点中的一个处并且沿着相对于所述四个直线侧边中的每一个水平地成角度的方向占据水平拉长的最大水平区域。还公开其它实施例，包含方法实施例。

说明书

技术领域

本文中所公开的实施例涉及集成电路、集成电路的电容器阵列，以及用于制造集成电路的方法。

背景技术

存储器是一种类型的集成电路且在计算机系统中用于存储数据。存储器可制造于各个存储器单元的一或多个阵列中。可使用数字线(其也可称作位线、数据线或感测线)和存取线(其也可称作字线)对存储器单元进行写入或从存储器单元进行读取。数字线可使存储器单元沿着阵列的列以导电方式互连，并且字线可使存储器单元沿着阵列的行以导电方式互连。可通过数字线和字线的组合对每个存储器单元进行唯一地寻址。

存储器单元可以是易失性的、半易失性的或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长一段时间。通常将非易失性存储器指定为具有至少约10年保留时间的存储器。易失性存储器会消散，且因此被刷新/重写以维持数据存储。易失性存储器可具有数毫秒或更短保留时间。无论如何，存储器单元被配置成以至少两个不同的可选状态保留或存储存储器。在二进制系统中，所述状态被视为“0”或“1”。在其它系统中，至少一些个别存储器单元可被配置成存储多于两个层级或状态的信息。

场效应晶体管是一种类型的可用于存储器单元中的电子组件。这些晶体管包括一对导电源极/漏极区，所述一对导电源极/漏极区在其间具有半导电沟道区。导电栅极与沟道区相邻且通过薄的栅极绝缘体与所述沟道区分隔。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一个区流动到另一个区。当从栅极移除电压时，很大程度上阻止了电流流动通过沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可以可逆方式编程的电荷存储区。

电容器是可用于存储器单元中的另一类型的电子组件。电容器具有由电绝缘材料隔开的两个电导体。能量如电场可以静电方式存储在此类材料内。取决于绝缘体材料的组成，所述存储的场将是易失性的或非易失性的。举例来说，仅包含SiO

当然，电容器和晶体管也可在除存储器电路之外的集成电路中使用。

发明内容

在一个方面中，本申请案提供一种集成电路，其包括：多个水平排列成二维(2D)网格的特征；所述2D网格包括平行四边形单位单元，所述平行四边形单位单元具有四个网格点并且在成对的所述四个网格点之间具有四个直线侧边，所述平行四边形单位单元具有横跨在所述四个网格点中的两个对角线上对置的网格点之间的直线对角线，所述直线对角线比所述四个直线侧边中的每一个都要长；且所述各个特征处于所述四个网格点中的一个处并且沿着相对于所述四个直线侧边中的每一个水平地成角度的方向占据水平拉长的最大水平区域。

在另一方面中，本申请案提供一种集成电路的电容器的阵列，其包括：水平排列成二维(2D)网格的下部电容器电极，所述2D网格包括：平行四边形单位单元，其具有四个网格点并且在成对的所述四个网格点之间具有四个直线侧边，所述平行四边形单位单元在所述四个网格点中的两个对角线上对置的网格点之间具有直线对角线，所述直线对角线比所述四个直线侧边中的每一个都要长；且所述下部电容器电极各自处于所述四个网格点中的一个处并且分别沿着相对于所述四个直线侧边中的每一个水平地成角度的方向占据水平拉长的最大水平区域；电容器绝缘体，其在所述下部电容器电极顶上；和至少一个上部电容器电极，其在所述电容器绝缘体顶上。

在另一方面中，本申请案提供一种用于制造集成电路的方法，其包括：在目标材料上方形成掩蔽材料；将多个掩模开口形成到所述掩蔽材料的至少最外部分中，所述掩模开口水平排列成二维(2D)网格，所述2D网格包括平行四边形单位单元，所述平行四边形单位单元具有四个网格点并且在成对的所述四个网格点之间具有四个直线侧边，所述平行四边形单位单元具有横跨在所述四个网格点中的两个对角线上对置的网格点之间的直线对角线，所述直线对角线比所述四个直线侧边中的每一个都要长，所述掩模开口各自处于所述四个网格点中的一个处并且分别占据最外部最大水平区域；从所述各个掩模开口的至少一个侧壁移除所述掩蔽材料中的一些，以沿着相对于所述平行四边形单位单元的所述四个直线侧边中的每一个水平成角度的方向水平地拉长所述各个掩模开口；和在所述移除之后，使用所述掩蔽材料作为蚀刻掩模，同时穿过所述掩蔽材料中的所述水平拉长的掩模开口将目标开口蚀刻到所述目标材料中。

附图说明

图1是根据本发明的实施例的电容器阵列的一部分的图解横截面视图，其为穿过图2中的线1-1所截取。

图2是穿过图1中的线2-2截取的图解截面视图。

图3是在其中具有图1和2中的电容器阵列的二维(2D)网格的图解性平面视图。

图4是图3的一部分的放大视图。

图5与图3相同，且添加了图1的电容器的某些部分的水平区域。

图6是图5的一部分的放大视图。

图7是对应于图5的二维2D网格的图解性平面视图，但其中图5的水平区域以不同方式定位。

图8是图7的一部分的放大视图。

图9是对图5的2D网格的替代的2D网格的图解性平面视图。

图10是图9的一部分的放大视图。

图11是对图5的2D网格的替代的2D网格的图解性平面视图。

图12是图11的一部分的放大视图。

图13是对图5的2D网格的替代的2D网格的图解性平面视图。

图14是图13的一部分的放大视图。

图15是对应于图5的二维2D网格的图解性平面视图，但其中图5的水平区域以不同方式定位。

图16是图15的一部分的放大视图。

图17是对应于图5的二维2D网格的图解性平面视图，但其中图5的水平区域以不同方式定位。

图18是图17的一部分的放大视图。

图19是根据本发明的实施例的过程中的衬底构造的一部分的图解截面视图。

图20-37是根据本发明的一些实施例的过程中的图1的构造的图解依序截面和/或放大视图。

具体实施方式

本发明的实施例涵盖用于制造集成电路的方法以及独立于制造方法的集成电路。根据方法实施例制造的集成电路可具有如本文中在结构实施例中所描述的属性中的任一个。展示并且参考图1-6初始描述根据本发明的实施例的实例集成电路。其展示包括电容器14的阵列12的构造10。构造10包括具有导电/导体/传导、半导电/半导体/半传导或绝缘/绝缘体/绝缘性(即，本文中以电学方式)材料中的任何一或多种的基底衬底13。各种材料已经竖向形成在基底衬底13上方。材料可图1和2所描绘的材料的旁边、竖向向内或竖向向外。举例来说，集成电路的其它部分制造或完全制造的组件可提供在基底衬底13上方、周围或内部某处。也可以制造用于操作阵列(例如，存储器阵列)内的组件的控制电路和/或其它外围电路，且所述电路可以或可以不完全或部分地在阵列或子阵列内。此外，也可相对彼此独立地、先后地或以其它方式制造和操作多个子阵列。本文中，“子阵列”也可视为阵列。

存取装置15在图2中示意性地示出，并且可以形成为基底衬底13的部分。仅借助于实例，其可包括用于控制对个体电容器14的存取的场效应晶体管，例如，在DRAM电路中，其中存取装置15和电容器14包括单个存储器单元(例如，一个晶体管、一个电容器[1T/1C]存储器单元)的组件。然而，设想了其它存储器电路和非存储器电路并且不论所述电路是现存的还是尚待研发的。实例基底衬底13示出为包括绝缘材料16(例如，掺杂和/或未掺杂的二氧化硅)，所述绝缘材料具有延伸穿过其中的导电通孔18以用于将个体存取装置15电耦合到个体电容器14。绝缘材料20(例如，氮化硅和/或氮氧化硅)示出为在基底衬底13顶上，并且包含延伸穿过其中并与各个导电通孔18重叠的开口22。材料20在制造期间可能已充当蚀刻终止。

电容器14各自包括下部电容器电极24、在下部电容器电极24顶上的电容器绝缘体42，以及在电容器绝缘体42顶上的至少一个上部电容器电极44。图1和2示出其中单个上部电容器电极44为阵列12内的多个电容器14所共有的实例实施例。下部电容器电极24和上部电容器电极44可包括相同组成或不同组成的导电材料。实例电容器绝缘体材料包含二氧化硅、氮化硅、二氧化铝、氧化铪等中的一或多个，并且在一个实施例中，电容器绝缘体是铁电体(例如，过渡金属氧化物、锆、氧化锆、铌、氧化铌、铪、氧化铪、钛酸铅锆和钛酸钡锶中的一或多个，并且在其中可具有掺杂剂，包括硅、铝、镧、钇、铒、钙、镁、锶和稀土元素中的一或多个)。

构造10的实例集成电路可被视为包括水平排列成二维(2D)网格26且可能参考图3-6可最佳观看的多个特征27。在一个实施例中，2D网格是布拉维(Bravais)网格(即，在网格内无间隙或重叠)。各个特征27在一个实施例中在集成电路中(即，在最终构造中)具电路操作性，并且在如所示的一个实施例中可被视为各自包括电容器14中的一个的电容器电极24中的一个。可使用任何替代性的现有或未来开发的电路操作性特征(例如，电子组件或其部分)，例如导电通孔、电阻器、晶体管栅极等，且这类特征无需是竖直细长的。替代地，各个特征可在集成电路中不具电路操作性，例如包括绝缘材料、空隙空间等。

实例2D网格26包括平行四边形单位单元25(图3-6)，其具有四个网格点28并且在成对的四个网格点28之间具有四个直线侧边29、30、31和32(例如，围封内部区的简单多边形)。在一个实施例中且如所示出，平行四边形单位单元25仅具有四个网格点28。图3和4示出不存在区域38(参考下文)的平行四边形单位单元25，而图5和6示出区域38叠置于平行四边形单位单元25上方。平行四边形单位单元25具有横跨于四个网格点28中的两个对角线上对置的网格点之间的直线对角线36。直线对角线36比四个直线侧边29、30、31和32中的每一个(即，分别进行考虑)长。实例平行四边形单位单元25具有另一这类直线对角线21。在实例实施例中，各个特征27和对应的各个下部电容器电极24处于四个网格点28中的一个处并且沿着相对于四个直线侧边29、30、31和32中的每一个水平地成角度的方向40占据水平拉长(即，具有大于最大宽度的最大长度)的最大水平区域38(例如，简单多边形的所有内部区)在本文档的上下文中，“角度”和“成角度的”不包含平角。

图1-6示出其中平行四边形单位单元25具有不具相同长度的两个直线对角线36、21，且方向40沿着两个直线对角线36和21中的较长对角线的实施例。替代地，方向40可沿着两个直线对角线36和21中的较短对角线(未示出)。

在一个实施例中且如所示出，方向40是以下情况中的一个：与直线对角线36平行(未示出)或沿着(如所示)直线对角线36。在图7和8中示出替代实施例构造网格260a。已在适当时使用来自上文所描述实施例的相同标号，其中用后缀“a”指示某些构造差异。特征27a沿着既不平行于也不沿着任何直线对角线(例如，21、36)的方向40a具有水平拉长的最大水平区域38a。换句话说，方向40a与以下两者成角度：a)四个直线侧边29、30、31、32中的每一个，和b)平行四边形单位单元25的所有直线对角线。无论如何，在如所示出的一些实施例中，各个最大水平区域38/38a的中心处于其相应一个网格点28上。可使用如所展示和/或本文中关于其它实施例所描述的任何其它属性或方面。

图3-8示出其中2D网格26中的四个直线侧边29、30、31或32中任一个都不会与这类四个直线侧边中的另一个90°相交的实施例。图9和10说明另一这类实例2D网格26b，但在此实例中，其为倾斜的(例如，在平行四边形单位单元25b中，无直线侧边90°相交，侧边32的长度等于侧边30的长度，侧边29b的长度等于侧边31b的长度，且31b/29b的长度不等于30/32的长度)。已在适当时使用上文所描述实施例的相同标号，其中用后缀“b”指示某些构造差异。直线对角线36b和21b的长度分别与36和21的长度不同。特征27b的实例最大水平区域38b沿着方向40b是细长的。可使用如所展示和/或本文中关于其它实施例所描述的任何其它属性或方面。

图11和12示出正方形的替代实施例2D网格26c，且图13和14示出矩形的实例实施例2D网格26d。已在适当时使用上文所描述实施例的相同标号，其中用后缀“c”或后缀“d”指示某些构造差异。2D网格26c中的平行四边形单位单元25c具有两个彼此长度相同的直线对角线36c、21c，且具有四个直线侧边29c、30c、31c和32c。特征27c的实例最大水平区域38c沿着方向40c是细长的。2D网格26d的平行四边形单位单元25d中的直线对角线36d和21d具有相对彼此不同的长度。实例平行四边形单位单元25d具有四个直线侧边29d、30c、31d和32c。特征27d的实例最大水平区域38d沿着方向40d是细长的。可使用如所展示和/或本文中关于其它实施例所描述的任何其它属性或方面。

在一些实施例中，最大水平区域的各自的中心不处于其相应一个网格点上。图15和16示出其中各个最大水平区域38e的中心35以正交于直线对角线36的方式从其相应一个网格点28偏移的一个这类实施例。已在适当时使用上文所描述实施例的相同标号，其中用后缀“e”或用不同标号指示某些构造差异。在一个此类实施例中且如所示出，方向40e平行于直线对角线36，并且在如所示的一个实施例中，最大水平区域38e的各自的纵向中心处于其相应一个网格点28上(但横向中心在其相应一个网格点28旁边)。可使用如所展示和/或本文中关于其它实施例所描述的任何其它属性或方面。

图17和18示出替代实施例，其中各个最大水平区域38f具有沿着方向40从其相应一个网格点28偏移的中心35f，在一个实施例中且如所示，方向40f沿着直线对角线36。此外，实例最大水平区域38f示出为其各自的横向中心处于其相应一个网格点28上(但纵向中心从其相应一个网格点28位移)。已在适当时使用上文所描述实施例的相同标号，其中用后缀“f”指示某些构造差异。可使用如所展示和/或本文中关于其它实施例所描述的任何其它属性或方面。

本发明的实施例涵盖用于制造集成电路的方法。参考图19-37描述这类方法实施例的实例。

参考图19，其示出上文所描述的任一个构造/晶格/等的实例前置构造10。已在适当时将相同标号用于前置构造。在基底衬底13上方的目标材料52上方形成掩蔽材料50。这类材料中的一些或全部可为牺牲性的。仅借助于实例，实例掩蔽材料包含硬掩模材料(例如，非晶碳)上方的抗反射涂层材料(例如，氮氧化硅，例如DARC)。实例目标材料52包含绝缘材料51和20，例如氮化硅和经掺杂或未经掺杂二氧化硅中的一或多个。所述论述继续仅借助于实例制造如图1-6中所示的电容器阵列，不过可另外或替代地使用如所示和/或本文中关于其它实施例所描述的任何其它属性或方面。

参考图20-22，将多个掩模开口54(其可被视为特征27)形成到掩蔽材料50的至少最外部分55中，实例掩模开口54在过程中的此点仅部分地延伸到掩蔽材料50中。在其中掩蔽材料50包括碳上方的DARC的实施例中，可使用在其中具有对应于掩模开口54的位置的开口的掩模(例如，光阻剂，未示出)并且穿过DARC蚀刻掩模开口54并在碳上停止，从而形成掩模开口54。无论如何，实例掩模开口54水平排列成包括平行四边形单位单元25的2D网格26，所述平行四边形单位单元25具有四个网格点28并且在成对的四个网格点之间具有四个直线侧边29、30、31和32(图22)。平行四边形单位单元25具有直线对角线36和/或21，其横跨于四个网格点中的两个对角线上对置的网格点之间并且比四个直线侧边中的每一个都长。各个掩模开口54处于四个网格点中的一个处并且各自占据最外部最大水平区域38。出于继续论述的目的，掩模开口54可被视为包括一个侧壁56和与一个侧壁56横向对置的另一侧壁58。替代地，侧壁58可被视为一个侧壁，且侧壁56可被视为另一侧壁。

参考图23-25，并且在一个实施例中，用掩模材料60为各个掩模开口54的所有侧壁加衬。用于形成如所示的掩模材料60的实例技术是沉积其保形层，随后对此层进行各向异性蚀刻以如所示从水平表面上方将所述层基本移除。掩模材料60和掩蔽材料50的最外部分55可具有相对彼此不同的组成或可具有相对彼此相同的组成。在一个实施例中，掩模材料60具有至少25埃的横向厚度。

从各个掩模开口54的至少一个侧壁56和/或58移除掩蔽材料50中的一些以沿着相对于平行四边形单位单元25的四个直线侧边29、30、31和32中的每一个水平地成角度的方向水平地拉长这类掩模开口。理想地，这类移除动作包括离子束蚀刻和成角度的化学蚀刻中的一个或两个。更理想地，移除掩蔽材料50中的一些的这类动作是从两个侧壁56和58，在一个实施例中，这类移除动作在不同时间发生且在另一实施例中同时发生。

参考图26-28，从各个掩模开口54的至少一个侧壁56、58(如所示的侧壁56、58两者)上方移除掩模材料60。借助于实例，这可通过上文所描述的离子束蚀刻和/或成角度的化学蚀刻发生。这之后再次借助于实例，使用上文所描述的离子束蚀刻和成角度的化学蚀刻，从各个掩模开口54的至少一个侧壁56、58(如所示出从其两者，在图26-28中的任一个中不可查看侧壁56和58)移除掩蔽材料50中的一些以沿着相对于平行四边形单位单元25的四个直线侧边29、30、31和32中的每一个水平地成角度的方向40水平地拉长各个掩模开口54。实例离子束蚀刻包括以从竖直方向相对于掩蔽材料50的全局平均最外表面57(例如，不考虑是否是平面)的一角度朝至少一个侧壁56、58引导离子束(由箭头45举例说明)。替代地或另外，这类移除动作的实例包括以从竖直方向相对于掩蔽材料50的全局平均最外表面57的一角度朝至少一个侧壁引导的成角度的化学蚀刻。无论如何，可使用从竖直方向的任何适当角度，最可能地，从竖直方向的较小角度用于高或较高纵横比的掩模开口54，且从竖直方向的较大角度可用于小或较小纵横比的掩模开口54。

因此，并且在一个实施例中，从侧壁56和58中的至少一个移除一些掩蔽材料50的动作可至少主要(即，高达且包含100％)包括相对于各个掩模开口54内的掩模材料60的剩余部分选择性地进行的化学蚀刻(例如，成角度的化学蚀刻)。在另一实施例中，从至少一个侧壁56和58移除掩蔽材料50中的一些的动作可至少主要(即，高达表情包含100％)通过从至少一个侧壁非化学地物理移除(例如，离子束蚀刻)掩蔽材料50。离子束蚀刻可要求在不同时间从两个横向对置侧壁移除，而成角度的化学蚀刻可实现同时从两个横向对置侧壁移除。图26-28示出其中在从相应侧壁58和60移除掩蔽材料50之前从侧壁58和60两者上方移除掩模材料60的实例实施例。

图35-37示出其中掩蔽材料开口细长且不使用掩模材料60(未示出)的实例替代实施例。已在适当时使用上文所描述实施例的相同标号，其中用后缀“h”指示某些构造差异。图35-37示出相对于图20-22的构造(不具有掩模材料60)例如通过以从竖直方向相对于掩蔽材料50的全局平均最外表面57的一角度朝至少一个侧壁56或58(如所示这两者)引导离子束45发生的处理。可使用如所展示和/或本文中关于其它实施例所描述的任何其它属性或方面。

无论如何，在从各个掩模开口54的至少一个侧壁56和/或58移除掩蔽材料50中的一些以水平拉长这类掩模开口之后，掩蔽材料50用作蚀刻掩模，同时穿过掩蔽材料50中的水平拉长的掩模开口54将目标开口蚀刻到目标材料52中。图29和30示出其中从掩模开口54移除(例如，通过蚀刻)掩模材料60的所有剩余部分(未示出)，且其后如图31中所示将目标开口64蚀刻到目标材料52中的实例实施例。

图32-34示出替代实施例构造10g。已在适当时使用上文所描述实施例的相同标号，其中用后缀“g”指示某些构造差异。在图32-34中，在掩模材料60中的一些(如图26、28和32中所示所有剩余部分)处于各个掩模开口54的侧壁(除侧壁56和58以外)中的至少一个上方时，将目标开口64g经蚀刻到目标材料52中。可使用如所展示和/或本文中关于其它实施例所描述的任何其它属性或方面。

随后可进行处理，例如以产生图1-6的构造。举例来说，可移除掩蔽材料50，随后在目标开口64/64g中形成下部电容器电极24，接着移除所有目标材料52，并且接着沉积电容器绝缘体42和上部电容器电极44的材料。无论如何，在一个实施例中，导电材料形成于目标开口内，并且在一个实施例中，目标开口至少主要(即，高达并且包含100％)按体积填充有绝缘材料。

上述处理或构造可以被视为相对于组件的阵列，所述组件形成为此类组件的单个堆叠或单个叠组或者在单个堆叠或单个叠组内，所述堆叠或叠组在底层基底衬底上方或作为底层基底衬底的部分(但单个堆叠/叠组可具有多个层)。用于操作或存取阵列内的此类组件的控制和/或其它外围电路作为最终构造的部分也可形成于任何位置，并且在一些实施例中可以在阵列下面(例如，阵列下方的CMOS)。无论如何，一或多个额外此类堆叠/叠组可提供或制造于在图中示出或上文描述的堆叠/叠组上方和/或下方。此外，组件的阵列在不同堆叠/叠组中相对于彼此可以相同或不同。介入结构可提供于竖直紧邻的堆叠/叠组之间(例如，额外电路和/或介电层)。并且，不同堆叠/叠组可相对彼此电耦合。多个堆叠/叠组可以单独地且依序地(例如，一个在另一个顶上)制造，或两个或更多个堆叠/叠组可以基本上同时制造。

上文所论述的组合件和结构可用于集成电路/电路中且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和专用模块中，且可包含多层、多芯片模块。电子系统可以是例如以下广泛范围的系统中的任一个：摄像机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。

在此文档中，除非另外指明，否则“竖向”、“更高”、“上部”、“下部”、“顶部”、“顶上”、“底部”、“上方”、“下方”、“在……下方”、“在……之下”、“向上”和“向下”大体上参考竖直方向。“水平”指代沿着主衬底表面的大体方向(即，在10度内)且可相对于在制造期间处理的衬底，且竖直是大体与其正交的方向。提及“恰好水平”是指沿着主衬底表面(即，与所述表面不形成度数)且在制造期间处理衬底可参照的方向。此外，如本文中所使用的“竖直”和“水平”是相对于彼此的大体上垂直方向，且与三维空间中衬底的定向无关。另外，“竖向延伸”和“竖向地延伸”是指从恰好水平偏离至少45°的方向。此外，相对于场效应晶体管“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”等是参考晶体管的沟道长度的定向，在操作中电流在源极/漏极区之间沿着所述定向流动。对于双极结晶体管，“竖向地延伸”、“竖向延伸”、“水平地延伸”、“水平延伸”等是参考基底长度的定向，在操作中电流在射极与集电极之间沿着所述定向流动。在一些实施例中，竖向延伸的任何组件、特征和/或区竖直地或在竖直的10°内延伸。

此外，“正上方”、“处于正下方”和“正下方”要求两个所陈述区/材料/组件相对于彼此的至少一些横向重叠(即，水平地)。而且，使用前面没有“正”的“上方”仅要求在另一所陈述区/材料/组件上方的所陈述区/材料/组件的某一部分从另一所陈述区/材料/组件竖向向外(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。类似地，使用前面没有“正”的“下方”和“下面”仅要求在另一所陈述区/材料/组件下方/下面的所陈述区/材料/组件的某一部分在另一所陈述区/材料/组件竖向向内(即，与两个所陈述区/材料/组件是否存在任何横向重叠无关)。

本文中所描述的材料、区和结构中的任一个可以是均匀的或非均匀的，且无论如何在其上覆的任何材料上方可以是连续的或不连续的。当针对任何材料提供一或多种实例组合物时，所述材料可包括此一或多种组合物、主要由此一或多种组合物组成或由此一或多种组合物组成。此外，除非另行说明，否则可使用任何合适的现有或未来研发的技术形成每种材料，其中原子层沉积、化学气相沉积、物理气相沉积、外延生长、扩散掺杂和离子植入是实例。

另外，单独使用的“厚度”(前面无方向性形容词)被定义为从具有不同组成的紧邻材料或紧邻区的最接近表面垂直穿过给定材料或区的平均直线距离。另外，本文中所描述的各种材料或区可具有大体上恒定的厚度或具有可变的厚度。如果具有可变的厚度，那么除非另有指示，否则厚度是指平均厚度，且此类材料或区由于厚度可变而将具有某一最小厚度和某一最大厚度。如本文中所使用，“不同组成”仅要求两个所陈述的材料或区的可彼此直接抵靠的那些部分在化学上和/或在物理上不同，例如在此类材料或区并非均匀的情况下。如果两个所陈述材料或区彼此并未直接抵靠，那么在此类材料或区并不均匀的情况下，“不同组成”仅要求两个所陈述材料或区的彼此最接近的那些部分在化学上和/或在物理上不同。在此文档中，当所陈述材料、区或结构相对于彼此存在至少某一物理接触时，材料、区或结构“直接抵靠”另一材料、区或结构。相比之下，前面没有“直接”的“上方”、“在上”、“邻近”、“沿着”和“抵靠”涵盖“直接抵靠”以及其中介入材料、区或结构导致所陈述材料、区或结构相对于彼此无物理触碰接触的构造。

在本文中，如果在正常操作中，电流能够从一个区域/材料/组件连续流动到另一区域/材料/组件，且在充足地产生亚原子正和/或负电荷时主要通过所述亚原子正和/或负电荷的移动来进行流动，那么所述区域/材料/组件相对于彼此“电耦合”。另一电子组件可在所述区-材料-组件之间且电耦合到所述区-材料-组件。相比之下，当区-材料-组件称为“直接电耦合”时，直接电耦合的区-材料-组件之间没有介入的电子组件(例如，没有二极管、晶体管、电阻器、换能器、交换器、熔断器等)。

本文中的导电/导体/传导材料中的任一个的组分可以是金属材料和/或导电掺杂半导电/半导体/半传导材料。“金属材料”是元素金属、两种或大于两种元素金属的混合物或合金以及任何一或多种导电金属化合物中的任一者或组合。

本文中，关于蚀刻、正在蚀刻、正在移除、移除、沉积、形成和/或已形成的“选择性”是一种陈述材料相对于另一种陈述材料以按体积计至少2:1的比率起作用的此类作用。此外，选择性地沉积、选择性地生长或选择性地形成是以按体积计至少2:1的比率使一种材料相对于另一种或多种陈述材料沉积、生长或形成达至少第一75埃的沉积、生长或形成。

除非另有指示，否则本文中“或”的使用涵盖任一者和两者。

在一些实施例中，集成电路包括多个水平排列成二维(2D)网格的特征。所述2D网格包括具有四个网格点并且在成对的所述四个网格点之间具有四个直线侧边的平行四边形单位单元。所述平行四边形单位单元具有横跨在所述四个网格点中的两个对角线上对置的网格点之间的直线对角线。所述直线对角线比所述四个直线侧边中的每一个都要长。所述各个特征处于所述四个网格点中的一个处并且沿着相对于所述四个直线侧边中的每一个水平地成角度的方向占据水平拉长的最大水平区域。

在一些实施例中，一种电容器的阵列包括水平排列成二维(2D)网格的下部电容器电极。所述2D网格包括平行四边形单位单元，其具有四个网格点并且在成对的所述四个网格点之间具有四个直线侧边。所述平行四边形单位单元在所述四个网格点中的两个对角线上对置的网格点之间具有直线对角线。所述直线对角线比所述四个直线侧边中的每一个都要长。所述下部电容器电极各自处于所述四个网格点中的一个处并且沿着相对于所述四个直线侧边中的每一个水平地成角度的方向占据水平拉长的最大水平区域。电容器绝缘体在所述下部电容器电极顶上，且至少一个上部电容器电极在所述电容器绝缘体顶上。

在一些实施例中，一种用于制造集成电路的方法包括在目标材料上方形成掩蔽材料。将多个掩模开口形成到所述掩蔽材料的至少最外部分中。所述掩模开口水平排列成二维(2D)网格。所述2D网格包括平行四边形单位单元，所述平行四边形单位单元具有四个网格点并且在成对的所述四个网格点之间具有四个直线侧边。所述平行四边形单位单元具有横跨在所述四个网格点中的两个对角线上对置的网格点之间的直线对角线。所述直线对角线比所述四个直线侧边中的每一个都要长。所述掩模开口各自处于所述四个网格点中的一个处并且分别占据最外部最大水平区域。从所述各个掩模开口的至少一个侧壁移除所述掩蔽材料中的一些，以沿着相对于所述平行四边形单位单元的所述四个直线侧边中的每一个水平成角度的方向水平地拉长所述各个掩模开口。在所述移除之后，使用所述掩蔽材料作为蚀刻掩模，同时穿过所述掩蔽材料中的所述水平拉长的掩模开口将目标开口蚀刻到所述目标材料中。

根据规定，已经就结构和方法特征来说以更具体或更不具体的语言描述了本文中所公开的标的物。然而，应理解，权利要求书不限于所展示和描述的特定特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的整个范围，且应根据等效物原则恰当地进行解释。