线性相位插值器、线性相位插值芯片及数据时钟恢复电路

摘要

本发明实施方式涉及相位插值领域，特别涉及一种线性相位插值器，所述插值器包括：N路并行的相位插值单元，每路相位插值单元用于根据载波调制信号从多路差分时钟信号中选择对应的差分时钟信号作为该相位插值单元的输出信号；累加单元，所述累加单元用于将所述N路相位插值单元输出信号叠加后，作为所述插值器的输出信号。同时还提供了一种对应的线性相位插值芯片和一种数据时钟恢复电路。本发明提供的实施方式能够提升线性相位插值的精度和线性度。

说明书

技术领域

本发明涉及相位插值领域，特别涉及一种线性相位插值器、一种线性相位插值芯片及一种数据时钟恢复电路。

背景技术

PI(phase interpolator，相位插值器)广泛应用于集成电路中，用于使得输出的时钟信号具有高精度、相位可控性。现有相位插值器的输入端通常是接收2组差分时钟信号，即2组相位彼此完全相反的信号，分别为I、I-、Q、Q-，通过调节I、I-、Q、Q-的权重值，从而产生特定的输出相位。在现有相位插值器中，每个时钟信号相位的间隔步长较长，出现时钟相位的增量较大。

具体地，相位插值技术利用三角函数诱导公式，将两个频率相同、相位不同的单音正弦或余弦信号加和，可以得到同频率的另一相位的信号。通过改变两个单音信号的权重值(幅度A1和A2)，即可实现加权求和，从而改变输出信号的相位对于一个位数为P的相位插值器，其输入的数字控制码有P个，对应输出相位从0°变化至360°，步长为在实际电路中，可以通过数字控制码控制电流、电阻、电容的阵列等方式，产生权重值，从而改变相位输出。

现有技术中的相位调制器具有的缺点的如下：1、输出信号幅度不够稳定；2、合成信号的相位精度不够理想；3、合成信号的线性度不够理想。

发明内容

有鉴于此，本发明旨在提出一种线性相位插值器、芯片及数据时钟恢复电路，以至少部分地解决以上问题。

为达到上述目的，本发明的第一方面，提供了一种线性相位插值器，所述线性相位插值器包括：

N路并行的相位插值单元，每路相位插值单元用于根据载波调制信号从多路差分时钟信号中选择对应的差分时钟信号作为该路相位插值单元的输出信号；累加单元，所述累加单元用于将所述N路相位插值单元的输出信号叠加后作为所述线性相位插值器的输出信号。

优选的，钟信号为正交的第一差分时钟信号、第二差分时钟信号、第三差分时钟信号和第四差分时钟信号；所述载波调制信号为四路差分的载波调制信号；每路相位插值单元均包括：两个相同的负载电阻：第一负载电阻和第二负载电阻，所述第一负载电阻和第二负载电阻的第一端分别与电源相连，第二端分别作为该路相位插值单元的第一输出端和第二输出端；八个相同的放大管：第一放大管至第八放大管，其中第一放大管、第三放大管、第五放大管和第七放大管的漏极均与所述第一负载电阻的第二端相连；第二放大管、第四放大管、第六放大管和第八放大管的漏极均与所述第二负载电阻的第二端相连；所述第一放大管和所述第四放大管的栅极共用所述第一差分时钟信号，所述第二放大管和所述第三放大管的栅极共用所述第二差分时钟信号，所述第五放大管和所述第八放大管的栅极共用所述第三差分时钟信号，所述第六放大管和所述第七放大管的栅极共用所述第四差分时钟信号；四个相同的开关管：第一放大管至第四放大管，所述第一放大管和所述第二放大管的源极均与第一开关管的漏极相连，所述第三放大管和所述第四放大管的源极均与第二开关管的漏极相连，所述第五放大管和所述第六放大管的源极均与第三开关管的漏极相连，所述第七放大管和所述第八放大管的源极均与第四开关管的漏极相连；所述第一开关管、第二开关管、第三开关管和第四开关管的栅极分别接入所述四路差分的载波调制信号；以及两个相同的等值电流源：第一等值电流源和第二等值电流源，所述第一开关管和所述第二开关管的源极均与所述第一等值电流源相连，所述第三开关管和所述第四开关管的源极均与所述第二等值电流源相连。

优选的，所述线性相位插值器还包括：用于生成所述正交的四路差分时钟信号的时钟电路，所述时钟电路包括：时钟源，用于生成时钟信号；分频子电路，用于将所述时钟信号生成两路正交的时钟子信号；以及移相子电路，用于将每路时钟子信号变换为两路差分时钟信号。

优选的，每一等值电流源包括：放大三极管，所述放大三极管的栅极与偏置电压源相连，源极接地，漏极用于向相连的装置提供电流；所述偏置电压源，用于提供偏置电压。

优选的，所述N的取值为127。

优选的，所述四路差分的载波调制信号均为K位的二进制信号，其中K和N存在以下关系：N＝2

优选的，所述线性相位插值器还包括译码电路，所述译码电路用于将所述K位的二进制信号编码为N位的温度计码。

在本发明的第二方面，还提供了一种线性相位插值芯片，所述线性相位插值芯片被配置为包括前述的线性相位插值器。

优选的，所述芯片包括：K个输入引脚，用于接收载波调制信号输入；差分时钟信号输入引脚，用于接收差分时钟信号输入；和输出引脚，用于输出所述芯片的输出信号。

在本发明的第三方面，还提供了一种数据时钟恢复电路，所述数据时钟恢复电路包括前述的线性相位插值器或者前述的线性相位插值芯片。

本发明所述的线性相位插值器、芯片及数据时钟恢复电路，具有以下有益效果：

1)不需要三角波近似，因此相位插值器输出信号幅度恒定；

2)保证了输出节点的直流静态工作点不受到调制信号的影响；

3)同时使得开环调制器的线性度比较理想，可同时支持BPSK、QPSK、16QAM等对线性度要求比较高的调制方式。

本发明的其它特征和优点将在随后的具体实施方式部分予以详细说明。

附图说明

构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施方式及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明一实施例中的线性相位插值器的结构示意图；

图2为本发明一实施例中的线性相位插值器的电路示意图；

图3为本发明一实施例中的线性相位插值芯片的结构示意图。

具体实施方式

以下结合附图对本发明实施例的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明实施例，并不用于限制本发明实施例。

图1为本发明一实施例中的线性相位插值器的结构示意图，如图1所示，一种线性相位插值器，所述插值器包括：

N路并行的相位插值单元，每路相位插值单元用于根据载波调制信号从多路差分时钟信号中选择对应的差分时钟信号作为所述相位插值单元的输出信号。现有的相位调制信号多是采用通过改变多路差分时钟信号的权重来实现的，而本实施例是采用改变N个相位插值单元中处于导通工作状态的相位插值单元的数目来实现。通过相位插值单元叠加后的输出，能够保证在满足输出信号功率的情况下，每个相位插值单元的输出功率较小，使其保持在小功率的线性状态，从而实现相位插值的线性。本实施例中的多个差分时钟信号可以采用多模分频器进行输出，也可以采用分频电路加移相电路进行输出。

累加单元，所述累加单元用于将所述N路相位插值单元输出信号叠加后，作为所述插值器的输出信号。Vout(i)为第i路相位插值单元的输出，V

图2为本发明一实施例中的线性相位插值器的电路示意图，如图2所示，每个相位插值单元包括如下结构：两个相同的负载电阻，第一负载电阻R

八个相同的放大管，其中：第一放大管M1、第三放大管M3、第五放大管M5和第七放大管M7的漏极均与所述第一负载电阻R

四个相同的开关管，其中：所述第一放大管M1和所述第二放大管M2的源极均与第一开关管M9的漏极相连；所述第三放大管M3和所述第四放大管M4的源极均与第二开关管M10的漏极相连；所述第五放大管M5和所述第六放大管M6的源极均与第三开关管M11的漏极相连；所述第七放大管M7和所述第八放大管M8的源极均与第四开关管M12的漏极相连；所述第一开关管M9、第二开关管M10、第三开关管M11和第四开关管M12的栅极分别接入四路差分的载波调制信号。以上的载波调制信号确定了输出信号的相位值，通过该载波调制信号确定流经开关管的电流，从而改变输入的差分时钟信号的幅度，以实现合成后的信号的相位的不同。即差分时钟信号的权重比例发生改变、改变相位的输出，从而完成加权插值的整个过程。本实施例中的每个相位插值单元仅接入载波调制信号中的其中一位，取决于该控制位是“1”还是“0”，实现“打开”或者“关闭”两个状态之一。

以及两个相同的等值电流源，所述第一开关管和所述第二开关管的源极均与第一等值电流源相连，所述第三开关管和所述第四开关管的源极均与第二等值电流源相连；此处的等值电流源用于提供电流，该电流的大小受开关管所控制，并反映到输出信号。

在一实施例中，所述插值器还包括：时钟电路，所述时钟电路用于生成所述正交的四路差分时钟信号，该时钟电路包括：时钟源，用于生成时钟信号；分频子电路，用于将所述时钟信号生成两路正交的时钟子信号；以及移相子电路，用于将每路时钟子信号变换为两路差分时钟信号。经过以上电路，会生成四路差分时钟信号，这四路差分时钟信号的相位分别为0°、90°、180°、270°，其中第一差分时钟信号、第二差分时钟信号相差180°，第三差分时钟信号、第四差分时钟信号相差180°。通过在以上时钟信号的输出累加，实现所需相位的输出信号。

在一实施例中，所述每个等值电流源均包括：放大三极管，所述放大三极管的栅极与偏置电压源相连，源极接地，漏极用于向相连的装置提供电流；所述偏置电压源，用于提供偏置电压V

在一实施例中，所述插值器的输出信号为所述N路相位插值单元输出信号的叠加，包括：

在一实施例中，所述N的取值为127。当N的取值过小时，会导致插值的精度不够。而如果N的取值过大，则会导致插值电流的复杂度显著上升。本实施例优选127位，能够覆盖大多数使用场景下的精度要求。

在一实施例中，，所述四路差分的载波调制信号均为K位的二进制信号，其中所述K和所述N存在以下关系：N＝2

在一实施例中，所述插值器还包括译码电路，所述译码电路用于将所述K位的二进制信号编码为N位的温度计码。如前所述，单个相位插值单元的输出Vout(i)取决于载波调制信号对应的位是“1”还是“0”，当载波调制信号确定了插值器电路要生成的相位后，将该二进制信号编码为N位的温度计码，通过温度计码中“1”的数目，确定打开相位插值单元的数量N，进而通过

以下通过对前述插值器的工作状态的描述，以使本领域技术人员对实施例进一步理解。具体各输入输出信号描述如下：

1)本地时钟信号经过1/2分频器后输出I、Q两路正交的四路差分时钟信号V

2)差分的载波调制数字信号X

3)V

4)Vout(i)是差分的载波调制数字信号X

5)i的取值为N，所以最终的调制信号

数学原理推导公式如下：

由图1可得N路并行的输出电压和：

V

由半边电路法可求得：

A

A

图2中，g

其中：

C

μ

I

1、当X

g

2、当X

3、当XP为低电平，XN为高电平时，I

又因为M3＝M1

本方案采用温度计码的方式，i取值为N，则一共需要图2中的单元模块(相位插值单元)N个。X阵列中所有单元总的输出增益为：

通过编码，数字信号X

同理可以得到：

因为：R

根据公式(7),又因为V

通过温度计编码器的编码方式使得：

由于本申请方案控制本振的调制信号X/Y是由数字相位信号通过CORDIC算法得到的，本来就与相位

对比公式(21)和公式(3)，可以发现Vout(t)就是相位调制信号,权重控制信号满足a

同时，根据公式(7)，带入公式(17)(18)可得输出电路的相位：

所以

因此，由公式(23)可得，本实施例实现了输出电路相位的控制完全由输入N路的控制信号X

通过以上实施例，能够实现线性度较好的相位调制器，且直流静态工作点不受到调制信号的影响，相位插值器输出信号幅度恒定。

图3为本发明一实施例中的线性相位插值芯片的结构示意图，如图3所示。在本实施例中，还提供了一种线性相位插值芯片，所述芯片被配置为包括前述的线性相位插值器。前述线性相位插值器的电路结构通常封装于线性相位插值芯片中，使其具有集成化和简单易用的优点。通过对外提供引脚的形式，接入外部信号和输出相位调制信号。进一步的，该芯片提供的引脚包括：K个输入引脚，用于接收载波调制信号输入；即接收要生成的相位信息，当其输入为并行的K个输入引脚时，能够实现在输入差分时钟信号的相位之间进行2

在一实施例中，还提供了一种数据时钟恢复电路，所述数据时钟恢复电路包括前述的线性相位插值器或者前述的线性相位插值芯片。具体地说，相位插值器可基于载波调制信号生成权重设置信号，相位插值器的信号生成器可基于该权重设置信号来生成相位插值时钟信号。采用本线性相位插值器或者线性相位插值芯片的数据时钟恢复电路，具有精度高和电路结构简单的优点。

本发明的实施方式不需要三角波近似，因此相位插值器输出信号幅度恒定；实施方式还保证了输出节点的直流静态工作点不受到调制信号的影响，同时使得开环调制器的线性度比较理想，可同时支持BPSK、QPSK、16QAM等对线性度要求比较高的调制方式。

以上结合附图详细描述了本发明实施例的可选实施方式，但是，本发明实施例并不限于上述实施方式中的具体细节，在本发明实施例的技术构思范围内，可以对本发明实施例的技术方案进行多种简单变型，这些简单变型均属于本发明实施例的保护范围。

另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施例对各种可能的组合方式不再另行说明。

本领域技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序存储在一个存储介质中，包括若干指令用以使得单片机、芯片或处理器(processor)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

此外，本发明实施例的不同实施方式之间也可以进行任意组合，只要其不违背本发明实施例的思想，其同样应当视为本发明实施例所公开的内容。

去获取专利，查看全文>