非型闪存深睡眠低静态功耗方法、电路、存储介质和终端

摘要

本发明公开了一种非型闪存深睡眠低静态功耗方法、电路、存储介质和终端，在原有逻辑电路的长通电源架构基础上，提出了对于除了响应退出深睡眠状态指令相应的NOR Flash接口电路、负责上电状态机的模块仍然保持使用常通电源电压,其余负责擦除编程的状态机的模块会使用可关断的电源电压；在芯片接收到进入深睡眠的指令后，由可关断电源域供电的模块将会被完全关断，这样就会完全消除了这些模块的漏电流，也就降低了深睡眠状态下的芯片的深睡眠电流；由于NOR Flash接口电路仍然使用常通的电源域，能保证芯片能够时刻响应用户的退出深睡眠状态的指令。