首页> 中国专利> 并行阵列式帧内预测解码器VLSI结构设计方法

并行阵列式帧内预测解码器VLSI结构设计方法

摘要

本发明公开了一种并行阵列式帧内预测解码器的设计方法,采用帧内并行阵列技术,实现子宏块并行解码,提高帧内宏块的解码效率;采用多预测模式复用技术,实现的帧内预测计算单元PE。每个子宏块中以4个PE单元并行预测4个像素;采用自适应流水线技术,实现了PE阵列内对子宏块像素的自适应流水线的预测解码。采用并行预测顺序技术,根据参考像素的依赖关系,实现并行解码的预测顺序,解决了数据冲突;采用双滑动窗口机制,满足双PE阵列并行解码子宏块的需求,协调了PE阵列的并行同步。通过上述方法,可以满足高清和超高清视频实时解码的需求,提高解码效率和性能。

著录项

  • 公开/公告号CN101902643B

    专利类型发明专利

  • 公开/公告日2013-02-06

    原文格式PDF

  • 申请/专利权人 西安交通大学;

    申请/专利号CN201010223353.X

  • 申请日2010-07-09

  • 分类号H04N7/26(20060101);H04N7/50(20060101);

  • 代理机构61200 西安通大专利代理有限责任公司;

  • 代理人陆万寿

  • 地址 710049 陕西省西安市咸宁路28号

  • 入库时间 2022-08-23 09:13:04

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2019-06-28

    未缴年费专利权终止 IPC(主分类):H04N 7/26 授权公告日:20130206 终止日期:20180709 申请日:20100709

    专利权的终止

  • 2013-02-06

    授权

    授权

  • 2013-02-06

    授权

    授权

  • 2011-01-12

    实质审查的生效 IPC(主分类):H04N7/26 申请日:20100709

    实质审查的生效

  • 2011-01-12

    实质审查的生效 IPC(主分类):H04N 7/26 申请日:20100709

    实质审查的生效

  • 2010-12-01

    公开

    公开

  • 2010-12-01

    公开

    公开

查看全部

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号