实现用于具有写到读依赖关系的稀疏线性代数运算的增强的并行性的微架构

摘要

公开了用于实现用于具有写到读依赖关系的稀疏线性代数运算的增强的并行性的技术。硬件处理器包括多个处理元件、存储器和仲裁器，该存储器高度区块化为多个区块。所述仲裁器用于从在寻求执行涉及所述存储器的操作的多个处理元件处执行的线程接收请求，并且维护对应于多个区块的多个锁缓冲器。锁缓冲器中的每一个能够跟踪对应区块中的将被视为被锁定的多达多个存储器地址，存储器地址被锁定体现在存储在那些存储器处的值不能够由线程中先前未使所述存储器地址被锁定的那些线程更新，直到那些存储器地址已被移除而不由多个锁缓冲器跟踪为止。