一种低功耗恒定导通时间定时电路设计方法及定时电路

摘要

本发明提供了一种低功耗恒定导通时间定时电路设计方法及定时电路，采用RC电路进行定时，消除定时器的静态功耗，具体结构有：包括第四PMOS管M4，源极连接于输入电压VIN，栅极连接于导通时间控制端TON_CONTROL，漏极与第四电阻R4的一端相连；所述第四电阻R4的另一端与第四电容C4的一端相连；所述第四电容C4的另一端连接于地；比较器VCMP输入负极连接参考电压，输入正极连接于第四电容C4和第四电阻R4之间。该设计方法下的电路，能够消除恒定导通时间定时电路的静态功耗，从而降低整个电路的功耗，且实现电路结构简单，成本低。