一种电压控制的磁各向异性磁性随机存储器及其判断方法

摘要

本发明公开了一种电压控制的磁各向异性磁性随机存储器，包括虚拟阵列、存储阵列和外围电路，所述存储阵列包括X行Y列的存储单元，所述虚拟阵列包括X行单列的虚拟单元，所述外围电路包含至少一个数据采样‑判决‑输出电路，所述数据采样‑判决‑输出电路中包括串联的灵敏放大器电路和逻辑电路，所述虚拟阵列和存储阵列同时连接到所述外围电路中的数据采样‑判决‑输出电路中。本发明通过添加虚拟阵列，改变灵敏放大器电路中差分两路的宽长比比值，有效解决了电压控制的磁各向异性磁性随机存储器存储状态无法确定的问题，还能够避免在不同工艺条件下存在的电阻值偏移风险。

说明书

技术领域

本发明涉及半导体集成电路，具体涉及一种电压控制的磁各向异性磁性随机存储器及其判断方法。

背景技术

磁性随机存储器MeRAM(Magnetic Random Access Memory)，是一种利用电磁特性来存储数据的非挥发性存储器。它的主要存储结构称为磁性隧道结MTJ(magnet tunneljunction)。MTJ实现存储的原理如图1所示，参考层的磁化方向固定不变，而自由层的电子则可以通过外部电磁条件的变化来改变磁化方向，从而形成两种可以永久保存的电荷自旋方向，从电气特性上来看，它等价于两种不同阻值的电阻，可以分别用Rp和Rap表示。

现在主流的MeRAM采用的MTJ是利用其自旋转移矩STT(spin transfer torque)特性来进行擦写操作的。在这种MeRAM阵列中，对MTJ的编程主要是依靠MTJ正负极两端所加的电压极性来实现。如图2所示，当施加正电压时，可以使MTJ的电阻降低，而施加负电压时，可以使MTJ电阻升高。在读取存储数据时，则是利用不同状态的MTJ具有不同的阻值的特性，将电阻区别转化成电压或者电流区别的方法。通过合理设计参考电阻(refres)的阻值，将它与MTJ的阻值的差值，经过读取电路，转换成电压或电流信号差，再经过灵敏放大器比较得到相应的存储值。目前基于STTMTJ的MeRAM技术比较成熟，相应的控制电路技术也比较完善。

目前，有一种新型的基于电压控制的磁各向异性VCMA(Voltage ControlledMagnetic Anisotropy)效应MTJ制作的MeRAM技术。它与STT的主要区别在于，它是利用通过MTJ电压的脉冲而不是极性来改变MTJ的电阻特性，如图3所示。具体而言，在MTJ上加载一定时长的电压脉冲后，MTJ的电阻特性就会改变，即原来的高电阻变为低电阻，而原来的低电阻变为高电阻。VCMA的好处在于可以有效降低编程时间，可以提高存储器的工作速度。由于编程方式的不同，所以其外围的控制电路的设计方式也会有所不同。

电压控制的磁各向异性MeRAM在现有条件下，有诸多设计难点。第一个难点在于，MTJ在相同状态的阻值之间存在差异，外围电路需要有一定裕度来判断相同的MTJ状态；第二个难点在于，相较于STT的MTJ，基于VCMA特性编程的MTJ的高低阻值间的区分度更小，对外围控制电路有更高的精度要求；第三个难点在于，无法控制和获知MTJ的存储状态。MTJ在制作完成后，会随机处于高阻态或者低阻态。在STT MeRAM中，因为MTJ擦写的配置方式不同，所以可以通过后期操作获得所需的状态；但是VCMA方式由于编程时擦写方式和时间均相同，所以无法通过电路配置来确定任何一个MTJ的状态。此外，MTJ由于工艺的原因，会产生相同状态下的电阻偏差，如果外围电路对电阻值的精度要求过高，可能会产生读出错误的情况。因此传统STT MeRAM的编程方式并不适合于VCMA MeRAM，需要一种新的方案来进行读写控制。

发明内容

本发明所要解决的技术问题是提供一种电压控制的磁各向异性磁性随机存储器及其存储状态判断方法，通过添加虚拟阵列，改变灵敏放大器电路中差分两路的宽长比比值，有效解决了电压控制的磁各向异性磁性随机存储器存储状态无法确定的问题，还能够避免在不同工艺条件下存在的电阻值偏移风险。

为了实现上述目的，本发明采用如下技术方案：一种电压控制的磁各向异性磁性随机存储器，包括虚拟阵列、存储阵列和外围电路，所述存储阵列包括X行X行Y列的存储单元，所述虚拟阵列包括X行单列的虚拟单元，其中，所述虚拟阵列中的每个虚拟单元与所述存储阵列中的同一行存储单元对应，所述外围电路包含至少一个数据采样-判决-输出电路，所述虚拟阵列和存储阵列同时连接到所述外围电路中的数据采样-判决-输出电路中，X、Y均为大于等于1的整数。

进一步地，所述数据采样-判决-输出电路包括第一输入端口、第二输入端口、控制信号端口和输出端口，其中第一输入端口与虚拟阵列相连，第二输入端口与存储阵列相连，且所述数据采样-判决-输出电路中包括串联的灵敏放大器电路和逻辑电路，所述灵敏放大器电路包括并联的结构相同的第一灵敏放大器和第二灵敏放大器，所述第一灵敏放大器和第二灵敏放大器均包括N路输入端口、P路输入端口、N路输出端口和P路输出端口，所述第一输入端口连接第一灵敏放大器的N路输入端口和第二灵敏放大器的P路输入端口，所述第二输入端口连接第一灵敏放大器的P路输入端口和第二灵敏放大器的N路输入端口，或者所述第一输入端口连接第一灵敏放大器的P路输入端口和第二灵敏放大器的N路输入端口，所述第二输入端口连接第一灵敏放大器的N路输入端口和第二灵敏放大器的P路输入端口，第一灵敏放大器和第二灵敏放大器中的N路输出端口和P路输出端口连接逻辑电路的一端，所述逻辑电路的另一端连接输出端口。

进一步地，所述数据采样-判决-输出电路中的第一输入端口和第二输入端口可以互换。

进一步地，所述存储阵列中的每一列存储单元连接一个数据采样-判决-输出电路中的第二输入端口，或者连接一个数据选择器电路，其中，数据选择器电路的一端连接至少一列存储单元，另一端连接一个数据采样-判决-输出电路中的第二输入端口，且一个数据采样-判决-输出电路中的第二输入端口只能选择性地连接所述存储阵列中的一列存储单元或者一个数据选择器电路。

进一步地，所述数据选择器电路个数为A，且A个数据选择器电路连接的存储阵列中存储单元的总列数为B，则所述外围电路中数据采样-判决-输出电路的个数为(Y-B)+A，A、B为大于等于0的整数，且B小于等于Y。

进一步地，所述第一灵敏放大器和第二灵敏放大器均具有差分输入结构。

进一步地，所述第一灵敏放大器和第二灵敏放大器中第一P型场效应晶体管和第二P型场效应晶体管栅极接控制信号，源极接电源，漏极分别接N路输出端口和P路输出端口；第三P型场效应晶体管栅极接P路输出端口，源极接电源，漏极接N路输出端口；第四P型场效应晶体管栅极接N路输出端口，源极接电源，漏极接P路输出端口；第五P型场效应晶体管栅极接电源，源极接电源，漏极接P路输出端口；第一N型场效应晶体管栅极接P路输出端口，漏极接N路输出端口，源级接第四N型场效应晶体管的漏极；第二N型场效应晶体管栅极接N路输出端口，漏极接P路输出端口，源级接第五N型场效应晶体管的漏极；第六P型场效应晶体管栅极接控制信号，源漏分别接第一N型场效应晶体管和第二N型场效应晶体管的源级；第七P型场效应晶体管栅极接控制信号，源漏分别接N路输入端口和第四N型场效应晶体管的栅极；第八P型场效应晶体管栅极接控制信号，源漏分别接P路输入端口和第五N型场效应晶体管的栅极；第四N型场效应晶体管和第五N型场效应晶体管为信号输入对管，第四N型场效应晶体管栅极经由第七P型场效应晶体管接N路输入端口，漏极接第一N型场效应晶体管源级，源级经由第六N型场效应晶体管接地；第五N型场效应晶体管栅极经由第八N型场效应晶体管接P路输入端口，漏极接第二N型场效应晶体管源级，源级经由第六N型场效应晶体管接地；第六N型场效应晶体管栅极接控制信号，漏极接信号输入对管源级，源级接地。

进一步地，所述第三P型场效应晶体管的尺寸大于第四P型场效应晶体管的尺寸，所述第二N型场效应晶体管的尺寸大于第一N型场效应晶体管的尺寸，所述第五P型场效应晶体管的尺寸为第三P型场效应晶体管与第四P型场效应晶体管的差值，所述第三N型场效应晶体管的尺寸是第二N型场效应晶体管与第一N型场效应晶体管的差值。

一种判断电压控制的磁各向异性磁性随机存储器存储状态的方法，将存储阵列中选定的存储单元和位于该存储单元同一行的虚拟单元产生的电平信号输入到外围电路中的数据采样-判决-输出电路中，经过所述数据采样-判决-输出电路的逻辑判断后，产生输出信号，将该输出信号作为该存储单元的存储值。

一种判断电压控制的磁各向异性磁性随机存储器存储状态的方法，将存储阵列中选定的存储单元产生的电平信号输入对应的数据采样-判决-输出电路中的第二输入端口，将位于该存储单元同一行的虚拟单元产生的电平信号输入上述数据采样-判决-输出电路中的第一输入端口，将控制信号输入上述控制信号端口；上述虚拟单元和存储单元产生的电平信号交叉进入第一灵敏放大器和第二灵敏放大器中的N路输入端口和P路输入端口，相对应的N路输出端口和P路输出端口的四个输出值在逻辑电路中进行逻辑运算，并将输出端口的输出值作为选定的存储单元的存储状态。

进一步地，处于不同阻值状态的虚拟单元和存储单元产生的电平信号差值高于第一灵敏放大器和第二灵敏放大器的阈值范围，处于相同阻值状态的虚拟单元和存储单元产生的电平信号差值低于第一灵敏放大器和第二灵敏放大器的阈值范围，其中，将第一信号输入第一灵敏放大器的N路输入端口和第二灵敏放大器的P路输入端口，将第二信号输入第一灵敏放大器的P路输入端口和第二灵敏放大器的N路输入端口，当第一灵敏放大器和第二灵敏放大器的两个P路输出端口所输出的值相同且两个N路输出端口所输出的值相同时，第一信号和第二信号之间的最大差值为第一灵敏放大器和第二灵敏放大器的阈值范围。

进一步地，若数据采样-判决-输出电路中输出端口输出值为0，则判断选定的存储单元和虚拟单元处于相同阻值状态，若数据采样-判决-输出电路中输出端口输出值为1，则判断选定的存储单元和虚拟单元处于不同阻值状态；或者若数据采样-判决-输出电路中输出端口输出值为1，则判断选定的存储单元和虚拟单元处于相同阻值状态，若数据采样-判决-输出电路中输出端口输出值为0，则判断选定的存储单元和虚拟单元处于不同阻值状态。

本发明的有益效果为：本发明通过添加额外的虚拟阵列，可以有效解决存储阵列中存储单元初始存储状态无法确定的问题。无论是虚拟阵列的虚拟单元还是存储阵列中的存储单元，其最终的存储值是基于两者比较的结果。这样存储单元的初始值可以直接通过数据采样-判决-输出电路获取，有效解决了无法确定存储单元初始值的问题。此外，在比较过程中不需要引入额外的参考电阻，也避免了在不同工艺条件下可能存在的电阻值偏移的风险。只要能够设计合理的宽长比，在能够保证灵敏放大器的正常工作的前提下，还可以显著提高灵敏放大器的可靠性。

附图说明

图1为磁性隧道结示意图以及两种状态的电荷自旋示意图；

图2为STT的磁性隧道结编程示意图；

图3为VCMA的磁性隧道结编程示意图；

图4为一种电压控制的磁各向异性磁性随机存储器的结构示意图；

图5为本发明中外围电路中的数据采样-判决-输出电路图；

图6为本发明中灵敏放大器电路图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式做进一步的详细说明。

如附图4、附图5所示，本发明提供的一种电压控制的磁各向异性磁性随机存储器，包括虚拟阵列、存储阵列和外围电路，存储阵列包括X行X行Y列的存储单元，虚拟阵列包括X行单列的虚拟单元，其中，虚拟阵列中的每个虚拟单元与所述存储阵列中的同一行存储单元对应，外围电路包含至少一个数据采样-判决-输出电路，数据采样-判决-输出电路包括等价的第一输入端口和第二输入端口、控制信号端口和输出端口，其中第一输入端口与虚拟阵列相连，第二输入端口与存储阵列相连，且数据采样-判决-输出电路中包括串联的灵敏放大器电路和逻辑电路，灵敏放大器电路包括并联的结构相同的第一灵敏放大器和第二灵敏放大器，第一灵敏放大器和第二灵敏放大器均包括N路输入端口、P路输入端口、N路输出端口和P路输出端口，第一输入端口连接第一灵敏放大器的N路输入端口和第二灵敏放大器的P路输入端口，第二输入端口连接第一灵敏放大器的P路输入端口和第二灵敏放大器的N路输入端口，或者第一输入端口连接第一灵敏放大器的P路输入端口和第二灵敏放大器的N路输入端口，第二输入端口连接第一灵敏放大器的N路输入端口和第二灵敏放大器的P路输入端口，第一灵敏放大器和第二灵敏放大器中的N路输出端口和P路输出端口连接逻辑电路，逻辑电路的另一端连接输出端口，X、Y均为大于等于1的整数。

其中，本发明中数据采样-判决-输出电路个数最少为1个，最多为Y个，附图4中为数据采样-判决-输出电路个数为1个的情形，此时，Y列存储单元共同连接在数据选择器电路上，且数据选择器电路的第一端连接数据采样-判决-输出电路的第二输入端口，在电压控制的磁各向异性磁性随机存储器工作时，只选择一列存储阵列通过数据选择器电路进入采样-判决-输出电路中。同样的，本发明中数据采样-判决-输出电路个数为Y个时，每一列的存储单元连接一个数据采样-判决-输出电路的第二输入端口，相对应地，有Y个数据采样-判决-输出电路。因此，本发明中存储阵列中的每一列存储单元连接一个数据采样-判决-输出电路中的第二输入端口，或者连接一个数据选择器电路，其中，数据选择器电路的一端连接至少一列存储单元，另一端连接一个数据采样-判决-输出电路中的第二输入端口，且一个数据采样-判决-输出电路中的第二输入端口只能选择性地连接所述存储阵列中的一列存储单元或者一个数据选择器电路。数据选择器电路个数为A，且A个数据选择器电路连接的存储阵列中存储单元的总列数为B，则外围电路中数据采样-判决-输出电路的个数为(Y-B)+A，A、B为大于等于0的整数，且B小于等于Y。

外围电路包括两个具有差分输入结构的第一灵敏放大器和第二灵敏放大器。具有差分输入结构的灵敏放大器电路如附图6所示，包括第一P型场效应晶体管MP1、第二P型场效应晶体管MP2、第三P型场效应晶体管MP3、第四P型场效应晶体管MP4、第五P型场效应晶体管MP5、第六P型场效应晶体管MP6、第七P型场效应晶体管MP7、第八P型场效应晶体管MP8、第一N型场效应晶体管MN1、第二N型场效应晶体管MN2、第三N型场效应晶体管MN3、第四N型场效应晶体管MN4、第五N型场效应晶体管MN5和第六N型场效应晶体管MN6，并分别连接成具有差分输入结构的两路。具体地，灵敏放大器电路中MP1和MP2栅极接控制信号，源极接电源，漏极分别接N路输出端口和P路输出端口；MP3栅极接P路输出端口，源极接电源，漏极接N路输出端口；MP4栅极接N路输出端口，源极接电源，漏极接P路输出端口；MP5栅极接电源，源极接电源，漏极接P路输出端口；MN1栅极接P路输出端口，漏极接N路输出端口，源级接MN4的漏极；MN2栅极接N路输出端口，漏极接P路输出端口，源级接MN5的漏极；MP6栅极接控制信号，源漏分别接MN1和MN2的源级；MP7栅极接控制信号，源漏分别接N路输入端口和MN4的栅极；MP8栅极接控制信号，源漏分别接P路输入端口和MN5的栅极；MN4和MN5为信号输入对管，MN4栅极经由MP7接N路输入端口，漏极接MN1源级，源级经由MN6接地；MN5栅极经由MN8接P路输入端口，漏极接MN2源级，源级经由MN6接地；MN6栅极接控制信号，漏极接信号输入对管源级，源级接地。其中，数据采样-判决-输出电路中控制信号端口同时连接所述第一灵敏放大器和第二灵敏放大器中MP1栅极、MP2栅极、MP6栅极、MP7栅极、MP8栅极和MN6栅极。

在传统的灵敏放大器电路结构中，包括了MP5和MN3以外的所有MOS管。除了电源信号和地信号以外，还有两个输入信号P路输入端口和N路输入端口和一个时钟信号控制信号。周期性的时钟信号控制信号将灵敏放大器电路分为两种状态：控制信号为低时的采样状态和控制信号为高时的工作状态。MP3、MP4、MN1、MN2构成一个双稳态结构，MP3和MP4的尺寸相同，MN1和MN2的尺寸相同，在正常的供电状态下，N路输出端口和P路输出端口必定处于一个为逻辑0(地)，另一个为逻辑1(电源)的状态或者相反的状态。MN4和MN5为尺寸相同的信号输入对管，来自磁性隧道结的电平信号接在输入对管的栅极，作为该灵敏放大器电路的输入信号。MP7和MP8是输入信号开关管，当控制信号为低时，开关开启，对磁性隧道结的电平信号持续采样，直到控制信号变为高，开关关闭，输入对管上的电平会一直保持在关闭前的电压值，作为灵敏放大器电路工作时的输入信号。MP1和MP2在控制信号为低时开启，MP6在控制信号为低时关闭，它们的作用是，在采样状态下，使得灵敏放大器电路不工作，P路输出端口和N路输出端口均为高电平(电源)。MP6在采样状态开启，主要是消除P路和N路在采样阶段因输入信号的差异并通过寄生传递到MP6两端的电压差。

原有灵敏放大器电路的工作原理是：在控制信号为低的采样状态，P路输出端口和N路输出端口均为高，P路输入端口和N路输入端口持续采样；在控制信号为高的工作状态，P路输入端口和N路输入端口的采样关闭，MN4和MN5的栅极电压处于采样最后时刻的电压值。MP1、MP2和MP6，以及MP7和MP8均关闭，双稳态结构开始工作，MN4和MN5栅电压高者将具有更强的下拉电流，将其对应的通路电压拉低为0，而另一路的电压则维持电源。从而可以通过P路输出端口和N路输出端口的值作为判断输入信号电平高低的标志。这里需要注意的是，该灵敏放大器电路在正常工作时，差分输入信号电平必须不同。相同电平的输入在该灵敏放大器电路中是无意义的。

本发明中，MP3的尺寸大于MP4的尺寸，MN2的尺寸大于MN1的尺寸，MP5的尺寸为MP3与MP4的差值，MN3的尺寸是MN2与MN1的差值，当控制信号变高后，可以使P路上的下拉电流能力在相同输入信号电平下强于N路。为了使两边的寄生电容不至于因为MOS管尺寸不同而有所变化，设计了冗余的MP5和MN3。MP5的尺寸是MP3与MP4的差值。MN3的尺寸是MN2与MN1的差值。

本发明中灵敏放大器电路的工作原理是：当时钟信号控制信号沿下跳时，MP1、MP2和MP6打开，SA差分两路均充电到电源，灵敏放大器电路恢复成为待比较状态，同时MP7和MP8也打开，使得MTJ的电平信号输入；当时钟沿上跳时，MP1、MP2和MP6，以及MP7和MP8均关闭，磁性隧道结的电平信号将保持在上跳沿时的电压值作为比较信号，灵敏放大器电路也进入工作状态，可以在下一个时钟沿来临前，将比较结果输出。

本发明中灵敏放大器电路的工作原理基本与传统灵敏放大器电路基本一致，主要区别在于可以允许相同输入信号电平存在。电路中有两个可以影响两路下拉电流差异的方式。一个是MN4和MN5的输入栅极电压的大小区别，另一个是MN1、MN2以及MP3、MP4的尺寸差别。前者产生的下拉电流差异的能力强于后者。因此，当输入信号电平存在差异时，其工作方式和输出与传统的灵敏放大器电路无区别；而当输入信号电平相同时，因为尺寸不同，P路上的下拉电流能力强于N路，因此输出为P路输出端口低，N路输出端口高。

通过适当调整灵敏放大器电路中差分两路的宽长比比值，也可以附带消除处在相同状态下的不同MTJ间阻值的偏差带来的影响。原理在于，由于宽长比的不同，在输入端两端输入差异较小的电压值时，灵敏放大器电路差分两路电流的大小主要受MOS管的驱动能力影响，所以会输出相同值。可以将输出值相同的最高输入电压差值称为该灵敏放大器的阈值电压差。比如，当差分两路的宽长比比值取为6时，经过仿真验证，当两边输入电压差在0.05V以内，输出均为相同值。那么可以认为，该电路能够承受理论上应该相同的输入值存在0.05V以内的偏差值，即该灵敏放大器的阈值电压差为0.05V。而不同状态下的磁性隧道结能够产生的电压值偏差在0.1V左右，远超过了0.05V的电压偏差，所以可以使两个灵敏放大器电路输出不同值。因此，只要能够设计合理的宽长比，在能够保证灵敏放大器电路的正常工作的前提下，还可以显著提高灵敏放大器电路的可靠性。

本发明还提供了一种判断磁性随机存储器存储状态的方法，将存储阵列中选定的存储单元产生的电平信号Varray输入对应的数据采样-判决-输出电路中的第二输入端口，将位于该存储单元同一行的虚拟单元产生的电平信号Vref输入上述数据采样-判决-输出电路中的第一输入端口，将控制信号CLK输入上述控制信号端口，上述虚拟单元和存储单元产生的电平信号交叉进入第一灵敏放大器和第二灵敏放大器中的N路输入端口ON1、ON2和P路输入端口ON1、ON2的四个输出值在逻辑电路中进行逻辑运算，并将输出端口的输出值作为选定的存储单元的存储状态，

其中，处于不同阻值状态的虚拟单元和存储单元产生的电平信号差值高于灵敏放大器的阈值范围，处于相同阻值状态的虚拟单元和存储单元产生的电平信号差值低于灵敏放大器的阈值范围。第一灵敏放大器和第二灵敏放大器的阈值范围为该灵敏放大器中P路输出端口和N路输出端口的输出值相同时，P路输入端口和N路输入端口最高输入电压差值。若数据采样-判决-输出电路中输出端口输出值为0，则判断选定的存储单元和虚拟单元处于相同阻值状态，若数据采样-判决-输出电路中输出端口输出值为1，则判断选定的存储单元和虚拟单元处于不同阻值状态；此时逻辑运算为两个灵敏放大器的P路输出端口的同或逻辑运算或N路输出端口的同或逻辑运算，或者是具有相同输出结果的等价逻辑架构。

或者若数据采样-判决-输出电路中输出端口输出值为1，则判断选定的存储单元和虚拟单元处于相同阻值状态，若数据采样-判决-输出电路中输出端口输出值为0，则判断选定的存储单元和虚拟单元处于不同阻值状态。此时逻辑运算为两个灵敏放大器的P路输出端口的异或逻辑运算或N路输出端口的异或逻辑运算，或者是具有相同输出结果的等价逻辑架构。

以上所述仅为本发明的优选实施例，所述实施例并非用于限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明所附权利要求的保护范围内。