一种降低BCH解码延迟的双钱氏搜索方法

摘要

一种降低BCH解码延迟的双钱氏搜索方法，通过在读取NAND FLASH的同时将每组528Bytes的BCH码数据经由伴随式计算电路2进行伴随式计算，因伴随式技术而给读操作带来的延时为0，利用BCH码数据错误数量的出现概率不同，以极小的面积开销来降低钱氏搜索对译码操作的延时，由于出现单个错误的概率远远大于出现多个错误的概率，并行度较高的钱氏搜索电路用于单错的纠正，并行度较低的钱氏搜索电路用于多个错误的纠正。当BCH码数据错误的数量为1个时，双钱氏搜索电路5执行16路并行钱氏搜索电路，当BCH码数据错误的数量大于1时，双钱氏搜索电路5执行8路并行钱氏搜索电路。这样就可以大大降低了BCH解码延迟。