提高超外差式频谱分析仪频率测量精度的电路结构及方法

摘要

本发明涉及一种提高超外差式频谱分析仪频率测量精度的电路结构及方法，其中包括时钟同步时序控制器和被测信号依次输入的求模电路、比较器、保持器和第一存储器，时钟同步时序控制器输出时钟信号至比较器、保持器和第一存储器，扫描子进程时钟输入求模电路，其特征在于，时钟同步时序控制器还输入高速精密时钟，电路结构还包括依次相连接的精密延时电路、计数器、计数保持器和第二存储器。采用该种结构的提高超外差式频谱分析仪频率测量精度的电路结构及方法，不影响正常扫描的情况下，不提高测量点数，就可以大大提高频率测量精度，使宽带扫描的频率测量精度提高2个以上数量级，具有更广泛的应用范围。

说明书

技术领域

本发明涉及频谱分析仪技术领域，尤其涉及频谱分析仪频率测量技术领域，具体是指一 种提高超外差式频谱分析仪频率测量精度的电路结构及方法。

背景技术

超外差式频谱分析仪是目前广泛采用的频谱测量装置，以其大动态、宽频率覆盖、高灵 敏度、高测量精度等突出优点而成为主流。近年来，超外差式频谱分析仪的核心单元——本 振(LocalOscillator)技术全部采用了先进的锁相环、频率合成等技术，使频谱分析仪的频率 测量精度大大提高，部分采用了频率计数(Counter)功能，使其频率测量精度达到了Hz级 以上的精度。

图1是超外差式频谱分析仪的频率测量原理，射频信号经过下变频到一个固定频率的中 频信号，经过后面的滤波处理后，经过检波器(DET)测量出信号的幅度。频率测量则由扫 描发生器(SweepGenerator)同步本振扫描和检波器，使检波的幅度信号与本振扫描有唯一 的对应关系，这样经过计算就可以得到被测信号的频率值。

目前，基于以上测量原理，所有的频谱分析仪在频率测量上有两种方式：第一种，采用 扫频频谱方式(也就是频谱分析)，在频谱上直接读取频率值，这种测量方式的测量精度不是 很高，虽然本振的频率精度很高，但受扫描点数(SweepPoints)、扫宽(Span)的影响，测 量的频率分辨率是二者的函数，会产生±1的分辨率误差。比如扫宽Span等于1GHz，扫描 点数为1000点，此时频率的分辨率为1MHz，这种测量精度是远远不够的。这种方式为了提 高频率测量精度，必须提高扫描点数或者减小扫宽，比如将扫宽降为1kHz，此时的分辨率为 1Hz。显然，在实际应用中，频繁的操作会降低测量效率和增加测试难度。第二种，采用频 率计数功能。有些频谱分析仪为了提高大带宽下的频率测量精度，提供了频率计数功能，作 为一种辅助手段，可以达到很高的测量精度，比如1Hz的精度。主要是在测量点上，停止扫 描，对中频进行计数。由于采用计数的方式，随着精度的提高，测量时间会大大提高，为了 达到1Hz的精度，测量闸门时间必须达到1s。在宽带扫描时，测量速度将大大降低，使用起 来也很不方便，效率低。

目前，大多数频谱分析仪的本振都采用了数字化扫描技术，本发明将基于这种方式，提 出一种新的频率测量方法，在不影响正常扫描的情况下，不提高测量点数，就可以大大提高 频率测量精度，使宽带扫描(Span较大)的频率测量精度提高2个以上数量级。比如上面的 例子中，扫宽1GHz，测量点数1000点，频率测量精度可以到达10kHz以上。

发明内容

本发明的目的是克服了上述现有技术的缺点，提供了一种能够实现在不影响正常扫描的 情况下、不提高测量点数、就可以大大提高频率测量精度、使宽带扫描(Span较大)的频率 测量精度提高2个以上数量级、例如可以将背景技术中的例子通过扫宽1GHz、测量点数1000 点而达到10kHz以上的频率测量精度的提高超外差式频谱分析仪频率测量精度的电路结构及 方法。

为了实现上述目的，本发明的提高超外差式频谱分析仪频率测量精度的电路结构及方法 具有如下构成：

该提高超外差式频谱分析仪频率测量精度的电路结构，其主要特点是，所述的电路结构 包括时钟同步时序控制器和被测信号依次输入的求模电路、比较器、保持器和第一存储器， 所述的时钟同步时序控制器输入扫描子进程时钟和扫描进程时钟，所述的时钟同步时序控制 器输出时钟信号至所述的比较器、保持器和第一存储器，所述的扫描子进程时钟输入所述的 求模电路，其特征在于，所述的时钟同步时序控制器还输入高速精密时钟，所述的电路结构 还包括依次相连接的精密延时电路、计数器、计数保持器和第二存储器，所述的高速精密时 钟和扫描子进程时钟还输入所述的精密延时电路，所述的保持器的输出端与所述的计数保持 器相连接。

本发明还涉及一种基于所述的电路结构提高超外差式频谱分析仪频率测量精度的方法， 其特征在于，所述的方法包括以下步骤：

(1)确定扫描进程时钟和扫描子进程时钟；

(2)将被测信号输入所述的求模电路、将所述的扫描进程时钟输入所述的时钟同步时序 控制器并将所述的扫描子进程时钟输入所述的时钟同步时序控制器、求模电路和精密延时电 路；

(3)根据所述的提高超外差式频谱分析仪频率测量精度的电路结构测量结果得到被测信 号的测量频率。

较佳地，所述的确定扫描进程时钟和扫描子进程时钟，包括以下步骤：

(1-1)确定扫描进程个数并确定每个扫描进程下的扫描子进程个数；

(1-2)根据所述的扫描进程个数和扫描子进程个数确定扫描进程时钟和扫描子进程时 钟。

更佳地，所述的确定扫描进程个数，具体为：

根据频谱分析仪屏幕上显示的测量点的个数确定扫描进程个数。

更进一步地，所述的确定每个扫描进程下的扫描子进程个数，具体为：

根据如下公式确定每个扫描进程下的扫描子进程个数：

$P_{SBuc}=\mathrm{int}\left[\frac{SPAN}{(P_{Sweep}-1)·RBW}\times k_n\right]+1;$

其中，Span是扫描宽度，P_sweep是扫描点数，RBW是分辨率带宽，P_Sbuc是每个测量点下 的测量个数，K_n是测量系数，一般取10～20。

再进一步地，所述的根据所述的提高超外差式频谱分析仪频率测量精度的电路结构测量 结果得到被测信号的测量频率，具体为：

根据所述的提高超外差式频谱分析仪频率测量精度的电路结构测量结果和如下公式计算 得到被测信号的测量频率：

$f=f_{start}+(n+\frac{k_i}{P_{Sbuc}})·\left[\frac{SPAN}{P_{Sweep}-1}\right]$

其中f_start是扫描起始频率值；n是被测信号的序列号，与扫描点数一一对应；k_i是存储的 Sbuc序列中对应的值。

采用了该发明中的提高超外差式频谱分析仪频率测量精度的电路结构及方法，是在原频 谱测量的方式上进行了改进，使频率测量精度大幅提高，测量效率提高，与原有测量方法相 比，本发明具有以下优点：

(1)大扫宽情况下的频率测量精度大大提高，而且不增加任何扫描处理和时间。比如： 扫宽1GHz，RBW＝1MHz，扫描点数1000点，原有的测量精度仅为1MHz，而采用此方法后， 分辨率和精度提高为50kHz，这在宽带扫描频率测量中非实用；关键一点，扫描时间并没有 因为精度提高而增加，而是维持不变；

(2)与计数方式相比，本发明是通过过程控制，通过计算获得，因此同样的频率分辨率 和测量精度情况下，测量时间大大提高；在相同分辨率情况下，测量速度提高了1个量级；

(3)本发明同时解决了不同RBW测量下的，因系统滤波器延迟造成的频率差问题；不 同的RBW下，系统延时差别很大，这种延迟会造成频率谱错位的现象，尽管这种错位是较 小的；

(4)现在的频谱分析仪大都采用FPGA进行时序控制和数字中频处理，本发明完全是在 数字域内实现，以现有的数字中频体系，无需增加任何硬件电路即可实现。

附图说明

图1为超外差频谱分析仪的结构示意图。

图2为现有技术中典型的正峰值幅度检波电路实现方式的示意图。

图3为本发明的提高超外差式频谱分析仪频率测量精度的电路结构的示意图。

具体实施方式

为了能够更清楚地描述本发明的技术内容，下面结合具体实施例来进行进一步的描述。

扫频频谱分析仪在扫描过程中，为了保证被测信号不丢失，本振的扫描步进点数是远大 于分辨率带宽(RBW)的。比如：一个Buc进程对应了屏幕上显示的一个测量点，但由于测 量分辨率带宽等原因，为了保证在扫描过程中不丢失测量信号，需要在每个Buc进程中包含 更多的子进程SBuc，确定子进程的个数算法如下：

$P_{SBuc}=\mathrm{int}\left[\frac{SPAN}{(P_{Sweep}-1)·RBW}\times k_n\right]+1$

其中，Span是扫描宽度，P_sweep是扫描点数，RBW是分辨率带宽，P_Sbuc是每个测量点下 的测量个数，K_n是测量系数，一般取10～20。

利用每个测量点上的子进程过程，通过增加对子进程与测量数据的同步，可以大幅提高 测量频率精度。一个典型的正峰值幅度检波电路实现方式如图2所示。

信号和时钟同时进入，在比较器中进行幅度比较。在每个测量点的Buc进程中，保持器 始终保持测量幅度的最大值，在下一个Buc信号到来前，将保持器内的测量值存储RAM中， 从而测量出信号的幅度。由于Buc进程与测量点一一对应，可以计算出每个点的频率值。本 发明在现有基础上进行了改进，增加了SBuc的存储与测量，从而提高了整个频率测量精度， 其实现框图如图3所示。

本发明作了如下改进：

1、增加了高速精密时钟，来源于仪器内部的高精密参考，频率可达到100MHz以上，使 时间分辨率可以到达10ns以上；

2、精密延时电路主要是同步测量信号，由于电路的延时，不同的分辨率带宽(RBW) 下，信号通道延时不一致，需要进行补偿和修正。经过精密延时电路，使信号到达时刻在不 同的RBW下能够与检波电路同步，用于补偿不同RBW下的测量精度；

3、增加了一个SBuc计数器，该计数器记录Buc进程中的Sbuc序列。使保持器电路中 的信号幅度与SBuc动态保持一致；

4、计数保持器的数据由幅度保持器控制，保证测量幅度和被测的序列是一一对应的；

5、增加了一个存储RAM，保存计数保持器的计数结果；

这里增加的计数器与传统的计数器是完全不同的，之前的计数器是对信号进行计数，从 而获得测量频率数据。而本发明的技术器是对扫描过程中的本振过程进行计数控制，通过计 算得到更紧密的频率测量值。

6、存储的幅度序列中，额外增加了一个与之对应的SBuc序列，在不进行频率测量时没 有任何影响。当进行频率测量时，通过下式可以计算出改点频率值，精度不但取决于测量点 数、扫宽，而且与RBW和Kn等参数相关，测量精度获得大幅提高。

$f=f_{start}+(n+\frac{k_i}{P_{Sbuc}})·\left[\frac{SPAN}{P_{Sweep}-1}\right]$

其中f_start是扫描起始频率值；n是被测信号的序列号，与扫描点一一对应；k_i是存储的 Sbuc序列中对应的值。

基于上述描述，本发明的技术方案具体为：

本发明的提高超外差式频谱分析仪频率测量精度的电路结构包括时钟同步时序控制器和 被测信号依次输入的求模电路、比较器、保持器和第一存储器，所述的时钟同步时序控制器 输入扫描子进程时钟和扫描进程时钟，所述的时钟同步时序控制器输出时钟信号至所述的比 较器、保持器和第一存储器，所述的扫描子进程时钟输入所述的求模电路，其特征在于，所 述的时钟同步时序控制器还输入高速精密时钟，所述的电路结构还包括依次相连接的精密延 时电路、计数器、计数保持器和第二存储器，所述的高速精密时钟和扫描子进程时钟还输入 所述的精密延时电路，所述的保持器的输出端与所述的计数保持器相连接。

本发明的基于所述的电路结构提高超外差式频谱分析仪频率测量精度的方法包括以下步 骤：

(1)确定扫描进程时钟和扫描子进程时钟；

(2)将被测信号输入所述的求模电路、将所述的扫描进程时钟输入所述的时钟同步时序 控制器并将所述的扫描子进程时钟输入所述的时钟同步时序控制器、求模电路和精密延时电 路；

(3)根据所述的提高超外差式频谱分析仪频率测量精度的电路结构测量结果得到被测信 号的测量频率。

在一种较佳的实施方式中，所述的确定扫描进程时钟和扫描子进程时钟，包括以下步骤：

(1-1)确定扫描进程个数并确定每个扫描进程下的扫描子进程个数；

(1-2)根据所述的扫描进程个数和扫描子进程个数确定扫描进程时钟和扫描子进程时 钟。

在一种更佳的实施方式中，所述的确定扫描进程个数，具体为：

根据频谱分析仪屏幕上显示的测量点的个数确定扫描进程个数。

在一种更进一步的实施方式中，所述的确定每个扫描进程下的扫描子进程个数，具体为：

根据如下公式确定每个扫描进程下的扫描子进程个数：

$P_{SBuc}=\mathrm{int}\left[\frac{SPAN}{(P_{Sweep}-1)·RBW}\times k_n\right]+1;$

其中，Span是扫描宽度，P_sweep是扫描点数，RBW是分辨率带宽，P_Sbuc是每个测量点下 的测量个数，K_n是测量系数，一般取10～20。

在一种再进一步的实施方式中，所述的根据所述的提高超外差式频谱分析仪频率测量精 度的电路结构测量结果得到被测信号的测量频率，具体为：

根据所述的提高超外差式频谱分析仪频率测量精度的电路结构测量结果和如下公式计算 得到被测信号的测量频率：

$f=f_{start}+(n+\frac{k_i}{P_{Sbuc}})·\left[\frac{SPAN}{P_{Sweep}-1}\right]$

其中f_start是扫描起始频率值；n是被测信号的序列号，与扫描点数一一对应；k_i是存储的 Sbuc序列中对应的值。

采用了该发明中的提高超外差式频谱分析仪频率测量精度的电路结构及方法，是在原频 谱测量的方式上进行了改进，使频率测量精度大幅提高，测量效率提高，与原有测量方法相 比，本发明具有以下优点：

(1)大扫宽情况下的频率测量精度大大提高，而且不增加任何扫描处理和时间。比如： 扫宽1GHz，RBW＝1MHz，扫描点数1000点，原有的测量精度仅为1MHz，而采用此方法后， 分辨率和精度提高为50kHz，这在宽带扫描频率测量中非实用；关键一点，扫描时间并没有 因为精度提高而增加，而是维持不变；

(2)与计数方式相比，本发明是通过过程控制，通过计算获得，因此同样的频率分辨率 和测量精度情况下，测量时间大大提高；在相同分辨率情况下，测量速度提高了1个量级；

(3)本发明同时解决了不同RBW测量下的，因系统滤波器延迟造成的频率差问题；不 同的RBW下，系统延时差别很大，这种延迟会造成频率谱错位的现象，尽管这种错位是较 小的；

(4)现在的频谱分析仪大都采用FPGA进行时序控制和数字中频处理，本发明完全是在 数字域内实现，以现有的数字中频体系，无需增加任何硬件电路即可实现。

在此说明书中，本发明已参照其特定的实施例作了描述。但是，很显然仍可以作出各种 修改和变换而不背离本发明的精神和范围。因此，说明书和附图应被认为是说明性的而非限 制性的。