阴极结嵌入P+型纳米碳化硅的纳米硅/晶体硅/纳米硅二极管

摘要

本发明公开了一种阴极结嵌入P+型纳米碳化硅的纳米硅/晶体硅/纳米硅二极管，其结构为：阳极欧姆电极/P+型纳米硅层/N-型晶体硅衬底/N+型纳米硅层/阴极欧姆电极，N-型晶体硅衬底与N+型纳米硅层之间构成阴极异质结，该阴极异质结内嵌入设置P+型纳米碳化硅。在阴极结的基区一侧嵌入P+型半导体，抑制了反向浪涌电流，可避免二极管发生具有破坏性的双重正反馈动态雪崩效应引起电流丝而损坏器件。

说明书

技术领域

本发明属于半导体器件领域，具体地指一种阴极结嵌入P⁺型纳米碳化硅的纳米硅/晶体硅/纳米硅二极管。

背景技术

PIN结构的二极管，除重掺杂的P⁺型阳极区和N⁺型阴极区外，还有位于两极之间掺杂浓度相对低若干个数量级的I区（基区或者漂移区）。PIN型二极管正向导通时，P⁺和N⁺型区分别向I区注入大量的空穴和电子，它们在I区形成整体显电中性的电子-空穴对层（等离子层）。因为电导调制效应，基区厚度达几百微米的二极管其正向导通压降V_F也只略高于PN型二极管的正向导通压降，造成一定的正向导通损耗。PIN型二极管反向恢复过程中，要将正向导通时注入基区的少数载流子及时抽出、复合直至消失，需要一定的反向恢复时间（t_rr），造成一定的反向恢复损耗。超快恢复二极管还需要合适的反向恢复软化因子（S）。PIN型二极管的基区等离子层耗尽很快，如果反向恢复电流（I_rr）还未回落到足够小，基区的等离子层无法维持反向恢复电流，二极管两极结区(P⁺/I结和I/N⁺结)的电压发生震荡，可能产生过压并损坏器件。所以，要求PIN型二极管的反向恢复时间足够短，反向恢复电流足够小，且软化因子合适。

对于PIN型二极管，器件可以承受一定程度的阳极侧P⁺/I结动态雪崩，但是当阴极侧I/N⁺结也进入严重的动态雪崩，形成两者相互促进的双重正反馈动态雪崩时，将会在I/N⁺结附近形成电流丝。该电流丝会引起严重的局部温升，最终对器件造成不可恢复性损伤，甚至损坏电气系统。为此需要改进。

发明内容

本发明之目的是为了克服现有技术存在的缺点和不足，而提供一种阴极结嵌入P⁺型纳米碳化硅的纳米硅/晶体硅/纳米硅二极管，该技术方案在阴极结的基区一侧嵌入P⁺型半导体，可避免二极管发生具有破坏性的双重正反馈动态雪崩引起电流丝而损坏器件。

为实现本发明之目的，本发明的技术方案是其结构为：阳极欧姆电极/P⁺型纳米硅层/N^-型晶体硅衬底/N⁺型纳米硅层/阴极欧姆电极，

N^-型晶体硅衬底与N⁺型纳米硅层之间构成阴极异质结，该阴极异质结内N^-型晶体硅衬底一侧嵌入设置P⁺型纳米碳化硅。

进一步设置是N^-型晶体硅衬底的电子浓度范围1.0~5.0×10¹⁴cm^-3，厚度范围220~240μm。

进一步设置是N^-型晶体硅衬底靠近N⁺型纳米硅层的一侧刻蚀方形井坑，坑深3~8μm，间隔为10~50μm，面积为(10~50)×(10~50)μm²，P⁺型纳米碳化硅填充设置于该方形井坑内，P⁺型纳米碳化硅的填充厚度与方形井坑的坑深一致。

进一步设置是P⁺型纳米碳化硅的晶粒尺寸范围5~10nm，空穴浓度范围1.0×10¹⁸~1.0×10¹⁹cm^-3。

本发明人过去设计的阳极及阴极缓变、基区不变的二极管，获得了授权发明专利“纳米碳化硅/晶体碳化硅双缓变结快速恢复二极管及其制备方法”（专利号ZL201210329426.2）。本发明人还申请了发明专利“在4H型单晶SiC外延层上制备的基区渐变P⁺-N-N⁺型SiC超快恢复二极管及工艺”（申请号201410427072.4）和“纳米晶嵌入单晶外延碳化硅的高稳定低损耗微波二极管”(申请号201510025277.4)。

过去的文献报道以及本人的数项发明，都未涉及在阴极结的基区一侧嵌入P⁺型半导体的制备方法，以及发挥其功能的原理说明。本次发明研制了阴极结嵌入P⁺型纳米碳化硅的纳米硅/晶体硅/纳米硅二极管，如说明书附图1。

本发明的创新机理和优点：

靠近阴极的P⁺型纳米碳化硅/N⁺型纳米硅异质结的两侧都为高掺杂半导体，可在较低的反向电压下进入碰撞雪崩电离状态。该结的雪崩电离产生的空穴注入二极管的基区，部分补偿了基区的空穴，使基区的等离子层维持反向恢复电流；该结的压降在二极管反向恢复过程中被钳位于结的击穿电压，局域电场强度降低，提升了二极管抵抗动态雪崩的能力。

因为P⁺型纳米碳化硅/N⁺型纳米硅异质结的雪崩电离产生的空穴来自P⁺型纳米碳化硅，它的载流子寿命比单晶硅基区的空穴寿命低得多。因此，反向恢复过程中从P⁺型纳米碳化硅注入基区的空穴不会明显延长反向恢复时间和增加反向恢复电流。另一方面，P⁺型纳米碳化硅/N^-型晶体硅异质结的内建电场E_BI1′与N⁺型纳米硅/N^-型晶体硅异质结的内建电场E_BI2方向相反，如说明书附图2所示，削弱了反向恢复过程中基区空穴的反弹，抑制了反向恢复过程中的浪涌电流，降低了器件开关损耗。

碳化硅的临界击穿电场强度明显高于硅的临界击穿电场强度。P⁺型纳米碳化硅/N⁺型纳米硅异质结的势垒比N^-型晶体硅/N⁺型纳米硅异质结势垒更高，可阻挡阴极电子注入。为了维持基区电中性，阳极的空穴注入也将受到控制，基区少子浓度及反向恢复电流收到限制。另一方面，阴极侧引入的纳米碳化硅增强了P⁺型纳米碳化硅/N⁺型纳米硅异质结的静态阻断能力，整个二极管的静态阻断电压不会下降。

通过以上分析可见，本发明与此前的申请“纳米晶嵌入单晶外延碳化硅的高稳定低损耗微波二极管”（申请号201510025277.4）在器件结构、原理上显著不同。

本发明的有益效果

比较阴极结未嵌入P⁺型纳米碳化硅的同类器件，本发明二极管中的N^-型晶体硅/P⁺型纳米碳化硅异质结在器件正向偏压时处于反向偏置，正向导通需要更高的电压，因此本发明的正向压降稍有增加，如说明书附图3所示。另外，本发明二极管在反向偏压时，N^-型晶体硅/P⁺型纳米碳化硅异质结的内建电场E_BI1′与外电场反向，如附图2所示，阻碍异质结附近基区局部少子运动，所以，二极管的抗雪崩能力及静态阻断能力增强，如附图4所示。N^-型晶体硅/P⁺型纳米碳化硅异质结与N⁺型纳米硅/P⁺型纳米碳化硅异质结二者的内建电场反向，效果互相抵消，本发明与无P⁺型纳米碳化硅器件的击穿电压相差甚微，如附图4所示。嵌入的P⁺型纳米碳化硅阻挡了阴极电子注入，按电中性要求，阳极空穴注入同时受到控制，基区少子受到限制，反向浪涌电流被抑制，反向恢复时间不会增加，反向恢复电流及其损耗降低，如附图5所示。无P⁺型纳米碳化硅器件的反向浪涌电流严重，如附图6所示。

下面结合说明书附图和具体实施方式对本发明做进一步介绍。

附图说明

图1，本发明的阴极结嵌入P⁺型纳米碳化硅的纳米硅/晶体硅/纳米硅二极管示意图；

在图1中，1—N^-型晶体硅衬底，电子浓度范围1.0~5.0×10¹⁴cm^-3，厚度220~240μm，N^-型晶体硅衬底的一侧设置了方形井坑，坑深3~8μm，间隔为10~50μm，面积为(10~50)×(10~50)μm²；2—P⁺型纳米碳化硅，厚度3~8μm，晶粒尺寸范围5~10nm，空穴浓度范围1.0×10¹⁸~1.0×10¹⁹cm^-3；3—N⁺型纳米硅层，厚度1μm，晶粒尺寸范围5~10nm，电子浓度范围5.0×10¹⁸~5.0×10¹⁹cm^-3；4—P⁺型纳米硅层，厚度1μm，晶粒尺寸范围5~10nm，空穴浓度范围1.0×10¹⁸~5.0×10¹⁸cm^-3；

图2，器件内部异质结的内建电场分布图；

在图2中，E_BI1—P⁺型纳米硅/N^-型晶体硅的内建电场，方向；E_BI2—N⁺型纳米硅/N^-型晶体硅的内建电场，方向；E_BI1′—P⁺型纳米碳化硅/N^-型晶体硅的内建电场，方向；E_BI2′—P⁺型纳米碳化硅/N⁺型纳米硅的内建电场，方向；

图3，本发明二极管与未嵌入P⁺型纳米碳化硅器件的正向电流密度——电压曲线。正向压降增加是P⁺纳米硅/N^-晶体硅、N^-晶体硅/P⁺纳米碳化硅、N^-晶体硅/N⁺纳米硅三个结与旁路电阻共同作用的结果；导通电压以上的测量数据拟合与J=J₀e^qV/2kT吻合，通过本发明二极管的电流由复合机制决定；

图4，本发明二极管与未嵌入P⁺型纳米碳化硅器件的反向电流密度—电压曲线；

图5，本发明器件的反向恢复电流和电压波形；

在图5中，1—反向恢复电流波形；2—反向恢复电压波形，测试条件为电流转换率200A/μs，正向电流强度10A，反向电压30V；

图6，未嵌入P⁺型纳米碳化硅的二极管的反向恢复电流和电压波形；

在图6中，1—反向恢复电流波形；2—反向恢复电压波形，测试条件同图5；

图7，P⁺型纳米碳化硅的X射线衍射谱；

图8，N⁺型纳米硅的X射线衍射谱；

图9，P⁺型纳米硅的X射线衍射谱。

具体实施方式

下面通过实施例对本发明进行具体描述，只用于对本发明作进一步说明，不能理解为对本发明保护范围的限定，该领域的技术工程师可根据上述发明的内容对本发明作出一些非本质的改进和调整。

如说明书附图1所示，本发明——阴极结嵌入P⁺型纳米碳化硅的纳米硅/晶体硅/纳米硅二极管，其结构为：阳极欧姆电极/P⁺型纳米硅层4/N^-型晶体硅衬底1/N⁺型纳米硅层3/阴极欧姆电极，

N^-型晶体硅衬底1与N⁺型纳米硅层3之间构成阴极异质结，该阴极异质结内N^-型晶体硅衬底1一侧设置嵌入P⁺型纳米碳化硅2。

本发明通过以下步骤来制备：

步骤(一)，选择商用的N^-型晶体硅Si，作为器件的N^-型晶体硅衬底，电子浓度范围1.0—5.0×10¹⁴cm^-3，厚度范围220~240μm；

步骤(二)，在N^-型晶体硅衬底的一侧刻蚀方形井坑，坑深3—8μm，间隔为10~50μm，面积为(10~50)×(10~50)μm²；

步骤(三)，在N^-型晶体硅衬底一侧的刻蚀坑里沉积P⁺型纳米碳化硅薄膜至填满为止，厚度3~8μm，晶粒尺寸范围5~10nm，空穴浓度范围1.0×10¹⁸~1.0×10¹⁹cm^-3。P⁺型纳米碳化硅的X射线衍射谱如图7所示。具体采用等离子体化学气相沉积（PECVD）方法，以H₂为稀释气，以SiH₄和CH₄为混合反应源气，以B₂H₆为掺杂气，在PECVD系统反应室内于N^-型晶体硅一侧的刻蚀坑里沉积P⁺型纳米碳化硅薄膜，其工艺参数是：

PECVD反应室极限真空度：不低于1.0×10^-4Pa；

稀释比：H₂/(H₂+CH₄+SiH₄)=(90~99)vol%；

混合反应源气掺杂比：B₂H₆/(CH₄+SiH₄)=2.0~5.0vol%；

薄膜生长时选用射频电源的频率：13.56MHz；

薄膜生长射频功率密度：0.3~0.8W/cm²；

薄膜生长衬底温度：Ts=823±5K；

薄膜生长负直流偏压：V_b=-50~-250V；

薄膜生长时反应气体压力：P=0.7~1.0Torr；

薄膜生长厚度：3——8μm，与方形井坑的坑深一致。

步骤(四)，在N^-型晶体硅衬底刻蚀坑里填满P⁺型纳米碳化硅薄膜的外侧，沉积N⁺型纳米硅薄膜作为阴极，厚度1μm，晶粒尺寸范围5~10nm，电子浓度范围5.0×10¹⁸—5.0×10¹⁹cm^-3。N⁺型纳米硅的X射线衍射谱如图8所示。具体采用等离子体化学气相沉积（PECVD）方法，以H₂为稀释气，以SiH₄为反应源气，以PH₃为掺杂气，在PECVD系统反应室内的N^-型晶体硅衬底刻蚀坑里填满P⁺型纳米碳化硅薄膜的外侧，沉积N⁺型纳米硅薄膜，其工艺参数是：

稀释比：H₂/(H₂+SiH₄)=(90~99)vol%；

PECVD反应室极限真空度：不低于1.0×10^-4Pa；

混合反应源气掺杂比：PH₃/(SiH₄)=2.0~10.0vol%；

薄膜生长时选用射频电源的频率：13.56MHz；

薄膜生长射频功率密度：0.3~0.8W/cm²；

薄膜生长衬底温度：Ts=623±5K；

薄膜生长负直流偏压：V_b=-50~-250V；

薄膜生长时反应气体压力：P=0.7~1.0Torr；

薄膜生长厚度：1μm。

步骤(五)，在N^-型晶体硅衬底无刻蚀坑的一侧，沉积P⁺型纳米硅薄膜作为阳极，厚度1μm，晶粒尺寸范围5~10nm，空穴浓度范围1.0×10¹⁸~5.0×10¹⁸cm^-3。P⁺型纳米硅的X射线衍射谱如图9所示。具体采用等离子体化学气相沉积（PECVD）方法，以H₂为稀释气，以SiH₄为反应源气，以B₂H₆为掺杂气，在PECVD系统反应室内的N^-型晶体硅衬底无刻蚀坑的一侧，沉积P⁺型纳米硅薄膜，其工艺参数是：

稀释比：H₂/(H₂+SiH₄)=(90~99)vol%；

PECVD反应室极限真空度：不低于1.0×10^-4Pa；

混合反应源气掺杂比：B₂H₆/(SiH₄)=2.0~5.0vol%；

薄膜生长时选用射频电源的频率：13.56MHz；

薄膜生长射频功率密度：0.3~0.8W/cm²；

薄膜生长衬底温度：Ts=623±5K；

薄膜生长负直流偏压：V_b=-50~-250V；

薄膜生长时反应气体压力：P=0.7~1.0Torr；

薄膜生长厚度：1μm。

步骤(六)，用电子束蒸发技术在P⁺型纳米硅层外侧蒸镀AuCr合金薄膜电极。其制备工艺参数是：

电子束蒸发室极限真空：不低于1.0×10^-4Pa；

灯丝直流电流：I=10A；

衬底温度：Ts=573±5K；

材料：AuCr合金；

薄膜电极厚度：1.0μm。

所述P⁺型纳米硅薄膜与所述AuCr合金薄膜电极形成欧姆接触。

步骤(七)，用电子束蒸发技术在N⁺型纳米硅层外侧蒸镀AuNi合金薄膜电极。其制备工艺参数是：

电子束蒸发室极限真空：不低于1.0×10^-4Pa；

灯丝直流电流I=10A；

衬底温度Ts=573±5K；

材料：AuNi合金；

电极薄膜的厚度1.0μm。

所述N⁺型纳米硅薄膜与AuNi合金薄膜电极形成欧姆接触。

步骤(八)，按2mm×2mm规格切割基片，制备出阴极结嵌入P⁺型纳米碳化硅的纳米硅/晶体硅/纳米硅二极管测试样品。