用于集成无电容低压差(LDO)电压调节器的数字辅助调节

摘要

本发明描述在不需要在芯片外部的电容器的情况下将数字辅助调节器与LDO调节器嵌入在所述芯片上且在无下冲的情况下调节电压的技术。所述数字辅助调节器响应于关于所述LDO调节器的操作的信息并且响应于提供负载变化的提前通知的信号。当所述提前通知信号被接收时，所述数字辅助调节器将电路的供电电压上拉到芯片的传入供电电压。当已经达到正确的操作电压并且消除了任何下冲问题时，所述数字辅助调节器平衡其提供的电流与由所述LDO调节器提供的电流以允许对于其它负载变化的快速响应时间。并且，可以通过使用提前通知信号扩展LDO调节器的带宽来增加LDO输出装置的偏置电流以满足即将到来的负载变化。

说明书

优先权申请

本申请要求2013年3月15日提交的名为“用于集成无电容低压差(LDO)电压调节 器的数字辅助调节”的美国专利申请序列号13/843,121的优先权，所述美国专利申请以 全文引用的方式并入本文中。

技术领域

本发明的实施例大体上涉及电压调节的方面，并且更确切地说涉及用于集成无电容 低压差(LCO)电压调节器的数字辅助调节。

背景技术

许多便携式产品(例如蜂窝电话、膝上型计算机、个人数据助理(PDA)等等)利用执行 程序(例如通信和多媒体程序)的处理系统。用于此类产品的处理系统可以包含多个处理 器、包含用于存储指令和数据的多层级高速缓冲存储器和存储器的复杂存储器系统、控 制器、例如通信接口的外围装置和配置(例如)在单芯片上的固定功能逻辑块。同时，便 携式产品具有呈电池形式的受限的能量来源，所述电池常常需要支持由处理系统进行的 高性能操作和随着功能性增加而越来越大的存储器容量。此类问题扩展到也开发有有效 设计以通过减少的总能量消耗进行操作的个人计算机产品。

在此类便携式系统中，一或多个低压差(LDO)电压调节器，亦称为LDO调节器通常 嵌入在电源管理芯片上以调节在一或多个芯片上的电路的电压。多个LDO调节器的每 一LDO调节器都用于调节在特定功率域中的电路的电压。并且，每一功率域都可能经 历在广泛范围的频率内变化的广泛范围的负载。举例来说，在具有集成功能(例如视频俘 获、调制解调器功能)和用户接口的便携式蜂窝电话装置中，处理器的时钟频率根据手头 的任务经调节以最佳化电力使用。由于任务根据电话使用而变化，所以LDO调节器必 须作出响应的负载始终在变化并且可能取决于各种芯片上功能的程序使用而以高频变 化。

例如在将电路(例如数字信号处理器电路)从休眠状态唤醒时，与变化的负载相关联 的特定问题是电压下冲，其中电路的供电电压降到低于操作电压电平。如果电压降足够 大，那么电路可以经历不正确操作，例如通过改变操作的现存状态。一种解决这一问题 的途径是在LDO调节器的输出端上使用较大外部电容器以稳定其电压。因此，在具有 目标电路的功率域中嵌入LDO调节器需要用于较大外部电容器的外部引脚。并且，对 于LDO调节器的有效操作，所述外部引脚需要具有低电感、难以实现的封装和设计需 求。较大电感将阻碍电流并且导致电压下冲，其可能使系统不具有功能。由于阻抗等于 电感(L)×dI/dt，即电流变化速率，较大阻抗限制从外部电容流动到芯片上的电流。一旦 来自芯片上电容的电荷耗尽到其不被填充并且负载电流不由LDO调节器(由于受限的带 宽)或由外部电容(由于较大引线电感)供应的程度，处理器供应即降到低于所需电平，其 可能导致电路时序误差和因此功能性误差。

举例来说，图1说明现有技术低压差(LDO)调节器子系统100。LDO调节器子系统 100包含嵌入在系统芯片102中的LDO调节器104，其具有具负载电流(I_负载)106的电路。 LDO调节器V负载108的电压输出被带到具有封装引脚电感112的系统芯片封装的封 装引脚110，所述封装引脚电感通常在2毫微亨(nanoHenry)(nH)到20nH范围内，但优 选地应该被设计成小于0.3nH。封装引脚110连接到外部电容器(C_外部)114上。取决于 负载电流(I_负载)106，C_外部114通常在2微法(microFarad)(μF)到20μF范围内。因此，具 有多个具有嵌入LDO调节器的功率域的芯片将需要多个引脚，每一引脚(例如封装引脚 110)都具有优选地小于0.3nH的低电感，以及用于多个电容器的板上空间，每一所述板 上空间例如在2μF到20μF范围内。

发明内容

在其若干方面中，本发明认识到，需要提供用于嵌入电压调节的更有效的方法和设 备以减小或解决在负载变化时发生的下冲电压问题。为此，本发明的一个实施例阐述一 种用于低压差调节的方法。数/模转换器(DAC)响应于由系统电路供应的提前通知信号而 经启用，其中所述提前通知信号指示需要增加的电流的负载变化将在预定时间段后开 始。由DAC提供的电流与由低压差(LDO)调节器提供的电流合并以供应系统电路，其中 系统电路的电压下冲被减小或去除，如下文进一步阐述。

另一个实施例阐述一种用于低压差调节的设备。低压差(LDO)调节器经配置以提供 电压和电流的线性调节。数字辅助调节器耦合到LDO调节器并且经配置以提供电压和 电流的数字辅助调节。系统电路耦合到数字辅助调节器并且耦合到LDO调节器以接收 供电电压和电流。系统电路具有提前通知电路，其经配置以适时地通知数字辅助调节器 即将发生的负载变化以使得数字辅助调节器向所述系统电路供应所述负载变化所要求 的电流。

另一个实施例阐述一种用于系统辅助低压差调节的设备。具有提前通知电路的系统 电路经配置以产生表示负载变化将在预定时间段后发生的提前通知信号。低压差(LDO) 调节器经配置以用于提供系统电路的电压和电流的线性调节，所述电压和电流耦合到系 统电路以接收提前通知信号并且在负载变化时间期间响应于提前通知信号扩展LDO调 节器的带宽。

另一个实施例阐述一种经编码有计算机可读程序数据和代码的计算机可读非暂时 性媒体。数/模转换器(DAC)响应于由系统电路供应的提前通知信号而经启用，其中所述 提前通知信号指示需要增加的电流的负载变化将在预定时间段后开始。由DAC提供的 电流与由低压差(LDO)调节器提供的电流合并以供应系统电路，其中系统电路的电压下 冲被减小或去除。

另一个实施例阐述一种用于低压差调节的设备。利用装置以用于电压和电流的数字 辅助调节。利用装置以用于线性调节耦合到数字调节装置的电压和电流并且所述装置经 配置以与数字调节装置结合操作。利用装置以用于向数字调节装置适时地提供即将发生 的负载变化的提前通知以向负载变化所要求的系统电路供应电流。

另一个实施例阐述一种用于系统辅助低压差调节的设备。利用装置以产生表示负载 变化将在预定时间段后发生的提前通知信号。利用装置以接收提前通知信号并且在负载 变化时间期间响应于提前通知信号扩展LDO调节器的带宽。

应理解，所属领域的技术人员从以下详细描述将容易明白本发明的其它实施例，其 中借助于说明来示出和描述本发明的各种实施例。将认识到，本发明能够在都不脱离本 发明的精神和范围的情况下具有其它和不同实施例并且其若干细节能够在各种其它方 面加以修改。因此，附图和具体实施方式应被视为本质上是说明性的而不是限制性的。

附图说明

在附图中作为实例而非作为限制说明本发明的各种方面，其中：

图1说明现有技术低压差调节器子系统；

图2说明数字辅助LDO调节器子系统；

图3是说明数字辅助LDO调节器的操作的时序图；

图4说明示范性系统辅助LDO调节器；并且

图5说明根据本发明的实施例的利用示范性数字辅助LDO调节器的便携式装置的 特定实施例。

具体实施方式

下文结合附图阐述的具体实施方式打算作为对本发明的各种示范性实施例的描述， 并且并不打算表示其中可以实践本发明的唯一实施例。具体实施方式包含出于提供对本 发明的透彻理解的目的的具体细节。然而，所属领域的技术人员将明白，可以在没有这 些具体细节的情况下实践本发明。在一些情况下，以框图形式示出众所周知的结构和组 件以便避免混淆本发明的概念。

为了解决封装引脚需要、用于外部较大电容器的板上空间、电压下冲等等的问题， 如图2中示出利用不同途径以提供电压调节。图2说明示范性数字辅助LDO调节器子 系统200，其将数字辅助调节器203与嵌入在系统芯片202中的LDO调节器205组合。 数字辅助调节器203包含数字控制器204、电流模/数转换器(ADC)206以及晶体管组合 件207，所述晶体管组合件与LDO调节器205一起嵌入在具有系统电路208的系统芯片 202中，其例如是处理器复合。数字控制器204中的操作是通过时钟226计时，其频率 是基于LDO调节器205和晶体管组合件207中的装置的反应时间来选择，例如为20 MHz。数字控制器204可以由有限状态机操作或可以由处理器操作，所述处理器执行响 应于提前通知信号和数字LDO操作信息的程序以控制到系统电路的电流供应。系统电 路208是用电压V_{dd_负载}209供应，所述电压V_{dd_负载}209是由数字辅助调节器203与LDO 调节器205(其也简化为LDO205)的组合产生。

数字控制器204与晶体管组合件207经配置以作为集成电流数/模控制器(IDAC)并 且与LDO调节器205和电流模/数转换器206并行操作。举例来说，晶体管组合件207 在系统电路208的供电电压V_{dd_负载}209处耦合到LDO输出装置216。提前通知信号218 是由系统电路208，例如由处理器电路或由有限状态机电路提供，其指示负载变化将在 短时间范围内发生。举例来说，响应于启用芯片上复杂功能的程序的系统电路208，例 如多媒体子系统，可以导致提前通知信号218在此类启用之前发出。对例如在20纳秒(ns) 中从50微安(uA)上升到100毫安(mA)的负载变化的通知可能在负载变化之前15ns被发 送。15ns时间段是视IDAC204/207开启时间而定。对于适当的操作，长于IDAC204/207 开启时间的提前通知时间段也是可接受的。晶体管组合件207响应于提前通知信号218 而开启以与LDO输出装置216并行地向系统电路208供应电压和电流。举例来说，当 提前通知信号218被接收时，数字控制器204向晶体管组合件207供应控制(Ctrl)信号 228，所述控制信号驱动晶体管组合件207将系统电路供电电压V_{dd_负载}209上拉到芯片 的传入供电电压V_ddext219。数字控制器204从电流ADC206获得输入(其指示正发出多 少电流216)并且控制V_{dd_负载}209电压到系统电路208的指定操作电压的斜降，指定操作 电压例如出于功率控制的原因可以在比V_ddext低的电压下。当已经达到正确操作电压并 且消除了任何下冲问题时，数字控制器204跟踪电流ADC206输出和提前通知信号218 以控制应该供应的数字辅助电流的量。一般来说，数字控制器204和晶体管组合件207 处理静态和低频电流需求，而LDO205处理高频动态电流需求。

在另一个实施例中，IDAC204和晶体管组合件207根据电流ADC电路206平衡其 所提供的电流与由LDO调节器提供的电流。IDAC204/207采用来自电流ADC206的输 入以供应所需的静态或缓慢变化的电流。IDAC204/207用于与LDO205组合以基于LDO 205所供应的预定电流阈值扩展LDO容量。来自LDO的电流可以分成3个范围。当所 需电流超出高预定阈值时，电流ADC206产生输出代码11并且IDAC控制器204将晶 体管组合件207中的更多单元切换为开启(ON)以减小从LDO205供应的电流量。这一 过程持续直到LDO电流降到低于高阈值并且电流ADC206产生输出代码01。在另一种 操作情形中，如果LDO205发出小于下阈值的电流，那么电流ADC206产生输出代码 00。基于这一00代码，IDAC控制器204保持切断晶体管组合件207中的单元直到电流 ADC206产生输出代码01或直到晶体管组合件207中的所有IDAC单元都是关闭(OFF)。 对于静态电流，电流LDO输送的范围是预定的。IDAC204/207大大扩展静态电流容量 以支持由芯片上泄漏所耗散的电流供应，所述芯片上泄漏例如接入300mA中的泄漏， 例如其可能在快-快(FF)过程拐点处并且在110℃下发生。这一组合提供提前就绪状态以 允许IDAC204/207的快速响应时间以辅助具有可能发生的急剧并且快速的动态负载变 化的LDO调节器205。因此，数字辅助调节器与LDO调节器的组合解决了封装引脚需 要、用于外部较大电容器的板上空间以及电压下冲的问题，并且扩展电流递送容量以使 得LDO在比模拟LDO可以单独处理大得多的负载电流范围中稳定。LDO调节器是针对 预定电流容量设计，而IDAC调节器电流容量可以经扩展而不导致稳定性问题。

取决于所需的控制粒度，电流ADC206可以配置有单个阈值比较器以供应单个位或 多个阈值比较器以提供多个位。随着LDO调节器电流增加，如由电流ADC206所监测 的I_ref电流222所确定，电流ADC206将通过LDO205的电流转化成数字位以供数字控 制器204监测。如果LDO开始发出过多电流，那么数字控制器204增加晶体管组合件 207处的IDAC电流，以使得LDO电流降回到低于预定最大值或降回到预定最大值。反 之亦然；当LDO205发出过少电流时，减小IDAC电流直到LDO发出超过预定最小电 流。如果来自处理器负载224的负载电流小于最小电流，那么晶体管组合件207完全关 闭并且所有电流都从LDO205供应。LDO205也发出任何可能发生的快速瞬变电流。

晶体管组合件207是成组地受控制以增加或减小电流的多个晶体管的配置。举例来 说，晶体管组合件207可以由每组二十五个晶体管的六十四个组组成，以使得每一晶体 管组都由数字控制器204通过Ctrl信号228控制。晶体管组也称为单元。晶体管组合件 207是参考LDO传递晶体管216的尺寸设定大小。装置在栅极长度/宽度/指状物/多重性 方面与同一小单元匹配。选择晶体管单元尺寸以使得当与电流ADC步长和时钟频率组 合时，提供平稳电流。因此，不存在争用模拟控制环路和数字控制环路。每一IDAC组 中的晶体管数量是由晶体管组合件207预期处理的预期最大电流确定。晶体管的数量通 常不受任何其它因素限制。然而，仅少量的晶体管组合件207组用于下冲控制。举例来 说，数字控制器204是用移位寄存器控制。当接收到提前通知信号218以减小电压降(由 于电流变化)时，较少数量，例如48个IDAC单元被完全开启。这一较少数量能够做出 快速过渡并且因此缩短系统过渡到正常调节所花费的时间。IDAC单元的其它晶体管将 由数字控制器204基于所检测到的泄漏电流开启。在晶体管组合件207中使用各种数量 的晶体管组允许数字控制器204取决于所需响应而斜升或斜降电压。以类似方式，随着 LDO调节器电流响应于负载电流减小，数字控制器204减小如由电流ADC206所确定 的由晶体管组合件207供应的输出电流。举例来说，在包括两个阈值比较器的两位电流 ADC206的情况下，输出代码“00”指示减小IDAC输出直到输出代码变成01，并且输 出代码“01”保持IDAC电流在当前电平。IDAC输出将供应预定电流容量，并且在输 出代码“11”的情况下，IDAC输出将增加直到代码变成01。当前，ADC206输出代码 “10”预留在当前实施方案中并且不会发生。

图3是说明数字辅助LDO调节器的操作的时序图300。时序图300说明分成25纳 秒(ns)间隔的时间标度304和在图2的数字辅助LDO调节器子系统200中所利用的五个 信号。这些信号包含用于数字控制器204中的时钟操作的时钟226、负载电流(I负载)224、 提前通知信号218、经调节的输出电压Vdd_负载209以及用于晶体管组合件207的控制 (Ctrl)信号228。在时钟226(显示为20MHz时钟)运行的开始参照点时间0.0，负载电流 224在50微安(μA)电平下并且系统电路208的电压Vdd_负载209在0.5伏特(V)的低电 平下以支持休眠模式和最低电路操作(例如电路)以产生提前通知信号218。LDO调节器 205驱动Vdd_负载209。在时间零，提前通知信号218和晶体管组合件Ctrl信号228都 是关闭。晶体管组合件Ctrl信号228是多个由数字代码值表示，例如由十六进制或二进 制数表示的控制信号。数字代码值指示多少晶体管组合件207中的IDAC单元是开启的。 举例来说，在完全准时的时间段中，晶体管组合件Ctrl信号228被设定为代码以开启48 个IDAC单元。当电流需求减小时，数字代码减小到不同的值并且因此切断48个IDAC 单元中的至少一者。举例来说，减小持续直到电流ADC206输出代码是01。

在预测系统电路在时间125ns306开启中，提前通知信号218经开启。数字控制器 204在接收预开启提前通知信号218之后，驱动晶体管组合件Ctrl信号228以开启晶体 管组合件207，这由过渡区308突出显示。响应于Ctrl信号228从时间段306期间的完 全关闭代码变为时间段316期间的完全开启代码，Vdd_负载209在此情形中斜升到完全 开启电平(例如1.0伏特)，如由过渡区310突出显示。系统电路208在距离提前通知信 号218产生的指定时间段延迟312(例如50ns后)开启。延迟312在不同系统中将是不同 的并且经选择以使得晶体管组合件207的所选部分在负载增加之前完全开启。也可能必 须考虑延迟312使Vdd_负载电压斜升到所需电平。系统电路208的负载电流I负载224 在约20ns314中从50μA电平斜升到200毫安(mA)电平。所述快速电流浪涌在现有技 术系统，例如图1中示出的LDO调节器104中通常导致显著的电压下冲。在图2的数 字辅助LDO调节器子系统200中，这一200mA减50μA电流变化的大部分是通过晶体 管组合件207供应，因此防止电压下冲发生。

在允许负载变化的任何影响稳定的时间延迟316之后，数字控制器204减小驱动晶 体管组合件207的Ctrl信号228，例如通过响应于电流ADC206关闭晶体管组合件207 中的晶体管组的子组来实现。通过使驱动晶体管组合件207的晶体管更少，Vdd_负载 209减小到系统电路208所需的操作电压电平(例如0.8伏特)并且电压电平是由LDO205 控制。使电压斜降到操作电平的延迟318是由根据系统需要的IDAC204/207设计和负 载电流电平确定。提前通知信号218也被去除，这可以在充足的时间之后发生以确保数 字控制器204已经接收到即将进行的负载变化的通知。举例来说，提前通知信号218可 以是通常持续两个或三个时钟循环的事件触发脉冲。系统现在以经平衡的模式操作，其 中一部分电流由晶体管组合件207供应并且一部分由LDO调节器205供应。

图4说明示范性系统辅助LDO调节器子系统400，其包括LDO调节器402和负载 或系统电路，例如处理器电路404。通过使用提前通知信号406来扩展LDO调节器402 的带宽以在过渡区增加LDO调节器的偏置电流。LDO调节器402包括对应于装置M1 到M8的误差放大器，并且使用米勒(Miller)补偿电容器Cc408以稳定LDO调节器。可 变电阻器电路Rc410以及Cc408提供对处理器电路404所需的特定负载电流的补偿。 一旦负载电流变化，与M传输晶体管412相关联的磁极显著变化。使可变电阻器电路 Rc410的值跟踪M传输电流的变化以使得总的来说，LDO调节器402在宽的负载电流 范围内稳定，所述负载电流可在例如5uA到200mA的范围内变化。

图5说明根据本发明的实施例的便携式装置500的特定实施例，其利用多个示范性 数字辅助LDO调节器512₁、512₂、……、512_N。图5说明便携式装置500，其具有包括 通用线程(GPT)处理器536和协处理器538的双处理器核心，所述双处理器核心经配置 以满足便携式装置的实时需要。便携式装置500可以是无线电子装置并且包含系统核心 504，所述系统核心包含耦合到具有软件指令510的系统存储器508的处理器复合体506。 便携式装置500包括电源515、天线516、例如键盘的输入装置518、例如液晶显示器 LCD的显示器520、具有视频能力的一个或两个相机522、扬声器524以及麦克风526。 系统核心504还包含无线接口528、显示控制器530、相机接口532以及编解码器534。 处理器复合体506包含具有本地1级指令和数据高速缓冲存储器549的GPT处理器536 与具有1级向量存储器354的协处理器(CoP)538的双核布置。处理器复合体506还可 以包含调制解调器子系统(MSS)540、快闪控制器544、快闪装置546、多媒体子系统548、 2级(L2)高速缓存紧耦合存储器(TCM)部分550(其可以分割成高速缓存部分和TCM部 分)以及存储器控制器552。快闪装置546可以适当地包含可拆卸快闪存储器或还可以是 嵌入式存储器。

在说明性实例中，GPT处理器536和CoP538经配置以接入存储在L1I&D高速缓 冲存储器549、L2高速缓存/TCM550的存储器以及系统存储器508中的数据或程序指 令以视系统操作需要提供数据事务。

无线接口528可以耦合到处理器复合体506并且耦合到无线天线516，以使得经由 天线516和无线接口528接收的无线数据可以提供到MSS540并且与CoP538并且与 GPT处理器536共享。相机接口532耦合到处理器复合体506并且还耦合到一或多个相 机，例如具有视频能力的相机522。显示控制器530耦合到处理器复合体506并且耦合 到显示器装置520。译码器/编码器(编解码器)534也耦合到处理器复合体506。扬声器 524(其可以包括一对立体声扬声器)和麦克风526耦合到编解码器534。外围装置和其相 关联的接口是示范性的并且不在数量或在能力上受到限制。举例来说，输入装置518可 以包含通用串行总线(USB)接口等等、QWERTY样式的键盘、字母数字键盘以及数字小 键盘，所述各者可以个别地在特定装置中实施或以组合形式在不同装置中实施。

GPT处理器536和CoP538经配置以执行存储在非暂时性计算机可读媒体(例如系 统存储器508)中的软件指令510，所述软件指令可以经执行以导致计算机(例如双核处理 器536和538)执行程序以视系统操作需要提供数据事务。GPT处理器536和CoP538经 配置以执行软件指令510并且对从不同层级的高速缓存存储器(例如1级指令)和数据高 速缓冲存储器549以及系统存储器508接入的数据进行操作。

在特定实施例中，系统核心504物理上组织在系统级封装中或在芯片上系统装置上。 在一个特定实施例中，如图5中所说明，经组织为芯片上系统装置的系统核心504物理 上耦合到电源515、无线天线516、输入装置518、显示器装置520、一或多个相机522、 扬声器524、麦克风526，并且可以耦合到可拆卸快闪装置546。电源515耦合到多个N 示范性数字辅助LDO调节器512₁、512₂、……、512_N，所述每一数字辅助LDO调节器 都向芯片上系统装置上的一或多个不同功率域上的一或多个不同电路供应电压和电流。 数字辅助LDO调节器512₁、512₂、……、512_N中的每一者都对应于图2的数字辅助LDO 调节器，所述数字辅助LDO调节器包括数字控制器204、LDO调节器205、电流ADC206 以及晶体管组合件207。

根据本文所描述的实施例的便携式装置500可以并入在多种电子装置中，例如机顶 盒、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元、移动 位置数据单元、移动电话、蜂窝电话、计算机、便携式计算机、平板计算机、监视器、 计算机监视器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、 便携式音乐播放器、视频播放器、数字视频播放器、数字视频光盘(DVD)播放器、便携 式数字视频播放器、存储或检索数据或计算机指令的任何其它装置，或其任何组合。

结合本文中所公开的实施例描述的各种说明性逻辑块、模块、电路、元件和/或组件 可以用通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列 (FPGA)或其它可编程逻辑组件、离散门或晶体管逻辑、离散硬件组件或其经设计以执行 本文所描述的功能的任何组合来实施或执行。通用处理器可以是微处理器，但在替代方 案中，处理器可以是任何常规处理器、控制器、微控制器或状态机。处理器还可以经实 施为计算组件的组合，例如，DSP与微处理器的组合、多个微处理器、结合DSP核心的 一或多个微处理器或适合于所需应用的任何其它此类配置。

图5的双核处理器536和538可以经配置以执行指令以允许在多处理器系统中抢占 数据事务以便在程序的控制下为实时任务服务。存储在计算机可读非暂时性存储媒体上 的程序直接在本地与处理器复合体506相关联，例如可以通过指令和数据高速缓冲存储 器549获得，或可通过特定输入装置518或无线接口528接入。输入装置518或无线接 口528例如还可以接入驻留在存储器装置中的数据，所述数据直接在本地与处理器(例如 处理器本地数据高速缓冲存储器)相关联，或者可从系统存储器508接入。结合本文中所 公开的各种实施例所描述的方法可以直接在硬件中、在具有通过处理器执行的一或多个 程序的软件模块中或在所述两者的组合中实施。软件模块可以驻留在随机存取存储器 (RAM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、快闪存储 器、只读存储器(ROM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储 器(EEPROM)、硬盘、可拆卸磁盘、光盘(CD)-ROM、数字视频磁盘(DVD)或所属领域中 已知的任何其它形式的非暂时性存储媒体。非暂时性存储媒体可以耦合到处理器，以使 得处理器可以从所述存储媒体读取信息并且将信息写入到所述存储媒体。在替代方案 中，存储媒体可以与处理器成一体式。

尽管在用于处理器系统的说明性实施例的背景中公开本发明，但将认识到所属领域 的一般技术人员可以使用符合上文论述和下文接着的权利要求书的广泛多种实施方案。 举例来说，固定功能实施方案也可以利用本发明的各种实施例。