影像传感器及具有高转换增益的低噪声像素读出电路

摘要

一种互补金属氧化半导体(CMOS)影像传感器的像素电路。使用至少二传送晶体管以分别传送相对应光电探测器的累积光信号至第一节点。使用重置晶体管以重置第一节点使其为第二节点的预设重置电压；且使用源极追随器以缓冲累积光信号。在实施例中，电容连接于第一节点与第二节点之间，用以减小有效电容的影响，该有效电容包含浮动扩散区域的电容及光电探测器、传送晶体管的杂散电容。

说明书

技术领域

本发明涉及互补金属氧化半导体(CMOS)影像传感器，特别涉及一种具有较小面积的CMOS影像传感器的像素读出电路(pixel readout circuit)，以及一种具有回授(或切换)电容的像素读出电路。

背景技术

CMOS影像传感器是一种撷取影像的电子装置，例如用于照相机中，将光强度转换为电荷，再将其转换为电压并读取出来。图1A显示了无源像素传感器(passive pixel sensor，PPS)，其为传统CMOS影像传感器的一种。为了便于说明，在图中仅显示了像素阵列当中的二个像素。每一像素含有一个光电二极管(photodiode)D及存取晶体管(或开关)M_acc。字线(例如WL₁)连接至同一行的像素，而位线(例如BL)则连接至同一列的像素。位于每一位线BL的末端有放大器10。

图1B显示了有源像素传感器(active pixel sensor，APS)的像素电路。每一个像素包含一个光电二极管D及三个晶体管-M_rst、M_sf、M_sel，因此这类传感器一般称为CMOS影像传感器的3T像素电路。当晶体管M_rst被重置信号RST开启(turn on)时，会将光电二极管D重置为重置参考电压(例如电源V_DD)。晶体管M_sf作为源极追随器(source follower)，其可用以缓冲或放大光电二极管D的累积(integrated)光信号。当晶体管M_sel被字线信号WL开启时，则允许像素信号的读取。由于3T像素电路中的各个源极追随器M_sf及晶体管M_rst会将噪声随机分散，因此可以减轻无源像素传感器的条纹缺陷。然而，3T像素电路的光电二极管D却具有有高漏电流。再者，即使条纹缺陷减轻了，然而晶体管M_rst会产生KT/C_p噪声，其中，杂散电容值C_p非常小，因此KT/C_p噪声的值会很大。

图1C例示了有源像素传感器的另一种像素电路。每一像素包含一个光电二极管D及四个晶体管(M_tx、M_rst、M_sf、M_sel)，因此这类传感器一般称为CMOS影像传感器的4T像素电路。4T像素电路的配置及功能类似于3T像素电路，然而当额外的晶体管M_tx被传送信号TX开启时，可用以传送光电二极管D的累积光信号。此4T像素电路可用于执行关联双重取样(correlated double sampling，CDS)以避免像素之间因工艺变动差异所产生的差异特性。此外，当浮动扩散(floating diffusion，FD)区域的容量够大时，光电二极管可充分地将累积电荷传送出去。因此，关联双重取样(CDS)可将KT/C_p噪声完全去除，使得时间相关(temporal)噪声位准变得很低，且光电二极管所造成的暗(dark)电流也很少。

图1C的像素电路会占用相当的芯片面积，因此，并不适于现代的高密度CMOS影像传感器。鉴于此，因此亟需提出一种CMOS影像传感器的像素读出电路，用以有效降低CMOS影像传感器的像素阵列的面积。

发明内容

鉴于上述，本发明的目的之一是实质地降低CMOS影像传感器的像素阵列的面积。

本发明的另一目的在于提出一种CMOS影像传感器的像素电路，用以减低杂散电容，且不会牺牲其效能及共用于CMOS影像传感器的像素数目。

根据本发明实施例之一，使用至少二传送晶体管以分别传送相对应光电探测器的累积光信号至第一节点。浮动扩散区域连接至第一节点。使用重置晶体管以重置第一节点使其为第二节点的预设重置电压；且使用源极追随器以缓冲累积光信号。其中，重置晶体管及源极追随器共用于该至少二光电探测器。根据本发明另一实施例，电容连接于第一节点与第二节点之间，用以减小有效电容的影响。

附图说明

图1A显示了传统无源像素传感器。

图1B显示了传统有源像素传感器的3T像素电路。

图1C显示了传统有源像素传感器的4T像素电路。

图2A显示了本发明实施例的互补金属氧化半导体(CMOS)影像传感器的四晶体管(4T)像素电路，其被四个像素所共用(shared)(4S)。

图2B显示了本发明另一实施例的CMOS影像传感器的四晶体管(4T)像素电路，其被四个像素所共用(4S)。

图3A显示了本发明又一实施例的CMOS影像传感器的四晶体管(4T)像素电路，其被四个像素所共用(4S)。

图3B显示了图3A的相关时序图。

图3C显示了图3A的放大器的简化等效方块图、回授电容及关联双重取样(CDS)电路。

图3D显示了图3A在重置阶段的简化等效方块图。

图3E显示了图3A的放大器、回授电容在累积阶段的简化等效方块图。

具体实施方式

图2A显示了本发明实施例的互补金属氧化半导体(CMOS)影像传感器的四晶体管(4T)像素电路，其被四个像素所共用(shared)(4S)。本实施例可降低CMOS影像传感器的像素阵列的整体面积，或者可挪出较多的空间给光电二极管。在本实施例(及本说明书中的其他实施例)中，像素电路被四个像素所共用，但不限定于四个；再者，本发明的像素电路也不限定于含有四个晶体管(4T)，例如也可以为5T或更多的晶体管。在例示的4T 4S像素电路中，四像素所对应的四个光电探测器(photodetector)(例如钉扎光电二极管(pinned photodiode))D₁-D₄分别连接至传送晶体管M_tx1-M_tx4。在本实施例中，传送晶体管M_tx1-M_tx4为n型金属氧化半导体(NMOS)晶体管。光电二极管D₁-D₄被反向偏压，亦即，将其阳极接地而阴极则连接至传送晶体管M_tx1-M_tx4的源/漏极之一。传送晶体管M_tx1-M_tx4的另一源/漏极连接在一起，再连接至浮动扩散(floating diffusion)区域FD(或第一节点)及源极追随器M_sf(例如为NMOS晶体管)的栅极。

虽然4T4S像素电路中光电二极管D₁-D₄所累积电荷Q可大幅增加，但是，位线BL所读出的电压(Q/C_p xA_sf，其中C_p为节点P的杂散电容，A_sf为源极追随器M_sf的增益，一般值为0.8-0.9)则会受到共用像素所产生的杂散电容所影响。为了让像素电压最大化，C_p的有效电容值必须保持于最小，但又必须大到足以容纳光电二极管D₁-D₄所传送来的电荷。这种设计上的矛盾使得在最佳化电容C_p的同时却也限制了共用于一个电路的像素数目。为了解决此问题，因而提出以下的实施例。

图2B显示了本发明另一实施例的互补金属氧化半导体(CMOS)影像传感器的4T 4S像素电路，其包含四个晶体管(4T)，且被四个像素所共用(shared)(4S)。在本实施例中，传送晶体管M_tx1-M_tx4连接在一起，再连接至浮动扩散区域FD(或第一节点)及源极追随器M_sf(例如为NMOS晶体管)的栅极。电容C_f连接于浮动扩散区域FD与节点S(第二节点)之间。电容C_p为有效电容，其至少包含浮动扩散区域FD的扩散电容、源极追随器M_sf的栅极电容及各像素的杂散电容。在节点S与地之间，源极追随器M_st串联于行选择晶体管M_sel(例如NMOS晶体管)。本领域技术人员可以知道串联的源极追随器M_sf、行选择晶体管M_sel的顺序调换后并不会影响其功能。重置晶体管M_rst位于节点S与浮动扩散区域FD之间。电源电路或电流源20连接于电源V_DD与节点S之间。在本实施例中，电流源20由二串联p型金属氧化半导体(PMOS)晶体管P_1-2所组成。PMOS晶体管P_1-2的栅极给予适当的偏压(未示出)。

图2B的4T 4S像素电路的操作共分为下列三个阶段。首先，在重置阶段，重置晶体管M_rst被重置信号RST开启，传送晶体管M_tx1-M_tx4也分别被传送信号TX1-4开启。因此，光电二极管D₁-D₄被重置为“钉扎(pinning)电压”，其值小于节点S的预设参考电压，其又小于电源V_DD，因此光电二极管D₁-D₄被完全耗尽(depleted)。在本实施例中，电流源20将电源V_DD下拉至预设值，用以提供所需的重置参考电压给光电二极管D₁-D₄。接下来，在累积(integration或accumulation)阶段，重置晶体管M_rst及传送晶体管M_tx1-M_tx4关闭(turned off)，接着照射光线于光电二极管D₁-D₄。光电二极管D₁-D₄的跨压将随着照射光线强度的增加而降低(放电)。在第三阶段，重置晶体管M_rst重被开启一段时间，在这段时间内浮动扩散区域FD被重置为上述的预设电压，接着开启行选择晶体管M_sel以读取重置(或暗(dark))电压。接下来，传送晶体管M_tx1-M_tx4其中一个被开启(并保持行选择晶体管M_sel的开启)，用以读取FD的光电二极管D₁-D₄的累积光信号。重置电压与累积光信号的差值(该差值由外部电路所产生，本图中未示出，但将于以下讨论)将被用于执行关联双重取样(correlated double sampling，CDS)。本领域技术人员可以知道，如果不需要执行关联双重取样(CDS)，则上述第三步骤中浮动扩散区域FD的重置就可以省略。

光电二极管D₁-D₄可以依据特别目的而予以作特殊的配置。例如，在一个实施例中，光电二极管D₁、D₂、D₃、D₄分别用以检测红光(R)、绿光(G)、红光(R)、绿光(G)。在操作时，传送信号TX1、TX3同时开启传送晶体管M_tx1、M_tx3，而传送信号TX2、TX4则同时开启传送晶体管M_tx2、M_tx4。此操作一般称为像素阶层的“电荷重合(binning)”。因此，可以有效增加(倍增)红光及绿光的检测面积，因而得以增强低亮度环境下的工作效能。若在像素内使用回授电容，则可让更多像素来进行电荷重合，更为增强低亮度环境下的工作效能。

图3A显示了本发明又一实施例的互补金属氧化半导体(CMOS)影像传感器的四晶体管(4T)像素电路，其被四个像素所共用(shared)(4S)。在本实施例中，光电二极管D₁-D₄、传送晶体管M_tx1-M_tx4、电容C_p和图2B相同，因此省略其相关说明。在电源V_DD与地之间，源极追随器M_sf串联于行选择晶体管M_sel(例如NMOS晶体管)。

涵盖源极追随器M_sf的放大器30在浮动扩散区域FD(或第一节点)接收输入电压。放大器30的输出节点V_o回授连接至回授电容C_f的第二端。重置晶体管M_rst位于FD与放大器30的输出之间。在本实施例中，放大器30为标准差分放大器。放大器30也可以采用其他组成形式，只要其提供反相信号及具有足够的开回路增益，以符合所需的闭回路增益精确度。

图3A的像素电路的操作共分为下列三阶段。图3B显示了相关时序图，图3C显示了放大器30的简化等效方块图、回授电容C_f及关联双重取样(CDS)电路32。首先，在重置阶段，重置晶体管M_rst在时间t₁被重置信号RST开启，传送晶体管M_tx1-M_tx4也分别被传送信号TX开启。因此，光电二极管D₁-D₄被重置为“钉扎(pinning)电压”，其值小于参考电压V_RST。图3D显示了图3A在重置阶段的简化等效方块图。此阶段的总电荷Q₁等于电容C_p的电荷(亦即，(V_RST-0)*C_p)。总电荷Q₁可表示为：

Q₁＝(V_RST-0)*C_p

接下来，在累积(integration或accumulation)阶段，重置晶体管M_rst及传送晶体管M_tx1-M_tx4关闭(turned off)，接着照射光线于光电二极管D₁-D₄。光电二极管D₁-D₄的跨压将随着照射光线强度的增加而降低(放电)。图3E显示了图3A的放大器30、回授电容C_f在累积阶段的简化等效方块图。此阶段的总电荷Q₂等于电容C_p的电荷(亦即，(V_RST-0)*C_p)加上电容C_f的电荷(亦即，(V_RST-V_o)*C_f)。总电荷Q₂可表示为：

Q₂＝V_RST*C_p+(V_RST-V_o)*C_f

在第三阶段，重置晶体管M_rst重被开启一段时间(时间t₃与t₄之间)，在这段时间内浮动扩散区域FD被重置为上述的预设电压，接着开启行选择晶体管M_sel以取样(sample)及保持(hold)该重置(或暗(dark))电压，该取样/保持通过控制信号SHR闭合(close)开关SW₁来完成的。接下来，传送晶体管M_tx1-M_tx4其中一个在时间t₅被开启(并保持行选择晶体管M_se1的开启)，用以取样(sample)及保持(hold)浮动扩散区域FD的光电二极管D₁-D₄的累积光信号(累积电荷为Q_img)，该取样/保持通过控制信号SHS闭合(close)开关SW₂来完成的。输出电压V_o可以下式表示：

$V_o=\frac{Q_{\mathrm{img}}}{C_p+C_f}*\frac{C_p+C_f}{C_f}=\frac{Q_{\mathrm{img}}}{C_f}$

因此，转换增益(conversion gain)可以由本实施例的回授电容C_f来控制，此可避免受到浮动扩散区域FD电容及共用像素的杂散电容的影响。回授电容C_f可以根据需求加以设计调整，用以增加输出电压V_o范围以及像素敏感度。

根据上述实施例，输出电压V_o主要由回授电容C_f来控制，几乎不会受到杂散电容的影响。因而，导体绕线几乎不会影响到输出电压。在一实施例中，此发明优点可用以增加共用像素的数目而不会影响输出电压。在另一实施例中，可利用此发明优点以增加行(row)的数目而不会影响输出电压，使得在帧(frame)当中进行不同时间的曝光，用以增加其动态范围(dynamic range)。

以上所述仅为本发明的优选实施例而已，并非用以限定本发明；凡其它未脱离发明所揭示的精神下所完成的等效改变或修改，均应包含在所附权利要求范围内。