具有快闪内存的储存装置及快闪内存的储存方法

摘要

本发明是有关一种具有快闪内存的储存装置及快闪内存的储存方法。该具有快闪内存的储存装置，包含一快闪内存及一与该快闪内存电连接的控制单元；该快闪内存包括多数个第一晶体管及多数个第二晶体管；该控制单元接收一资料写入指令，若指令内容为储存于该些第一晶体管中，则该控制单元依一第一动态平均读写演算法将该笔资料储存于第一晶体管中，若储存于该些第二晶体管中，则依一第二动态平均读写演算法将该笔资料储存于第二晶体管中；该控制单元还依一第一静态平均读写演算法管理第一晶体管中的资料，并依一第二静态平均读写演算法管理第二晶体管中的资料。本发明可以针对不同的快闪内存有不同的管理手段以延长快闪内存寿命。

说明书

技术领域

本发明涉及一种储存装置及储存方法，特别是涉及一种具有快闪内存的储存装置及快闪内存的储存方法。

背景技术

快闪内存(Flash ROM，即快闪记忆体)可分为单级单元(Single LevelCell，简称SLC)与多级单元(Multi Level Cell，简称MLC)。在使用内存单元的方式上，SLC快闪内存装置与电可擦写可编程只读存储器(Electrically Erasable Programmable Read-Only Memory，EEPROM)相同，但在浮置栅极(Floating gate，即浮置闸极)与源极(Source)中的氧化薄膜更薄。资料的写入是通过对浮置栅极的电荷加电压，然后可通过源极将所储存的电荷消除，藉由此储存一个个资讯比特(比特即位元，本文均称为比特)，可提供快速的程序编程与读取。但是SLC受限于低硅效率(Siliconefficiency)的问题，唯有通过先进的流程强化技术(Processenhancements)，才能提升SLC装置的应用范围。

MLC则在浮置栅极中使用不同程度的电荷，因此能在单一晶体管(transistor)中储存二比特以上的资料，并通过记忆体细胞的写入与感应的控制，在单一晶体管(晶体管即电晶体，本文均称为晶体管)中产生4层单元。此种方式的资料读写速度中等，且需要最佳化的感应电路(sensingcircuitry)。

另外，由于半导体的物理特性，采用MLC的快闪内存每一记忆区块(block)使用寿命约为一万次删除/写入，而SLC的快闪内存每一记忆区块其使用寿命则为十万次删除/写入。

为了延长快闪内存的寿命，目前已发展出静态平均读写演算法(StaticWear Leveling)与动态平均读写演算法(Dynamic Wear Leveling)，此二类演算法都是为了避免过度使用特定的记忆区块，而导致大部分记忆区块仍有很长的使用寿命时，内存已出现被过度删除/写入的坏区，因此不论是静态平均读写演算法或动态平均读写演算法，都能有助于平均使用每一记忆区块，以延长快闪内存整体的寿命。

为了兼顾SLC快速及寿命长的优点，以及MLC低价及大容量的优点，各厂纷纷提出方案，其中，SLC与MLC混用设计的复合式储存装置受各厂重视。然而现有快闪内存管理方法，例如中国台湾发明第I293729号专利「快闪内存的管理演算法」，及第94125951号申请案「可调式快闪内存管理系统及方法」所揭露的管理技术，并未考虑储存装置中是否有不同种类的快闪内存。但实际上SLC与MCL特性不同，混用两种以上快闪内存的储存装置时，如何有效管理读取及写入工作，以让使用者确实享受到读写速度快、寿命长、低价及大容量的好处，则为一重要课题。

发明内容

本发明的目的是在提供一种可以针对不同的快闪内存有不同的管理手段以延长快闪内存寿命的具有快闪内存的储存装置。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的具有快闪内存的储存装置，包含：一快闪内存及一与该快闪内存电连接的控制单元；该快闪内存包括多数个第一晶体管及多数个第二晶体管；该控制单元是用以判断将一笔资料储存于该些第一晶体管中或该些第二晶体管中，若储存于该些第一晶体管中，则依一第一动态平均读写演算法将该笔资料储存于该些第一晶体管中，若储存于该些第二晶体管中，则依一第二动态平均读写演算法将该笔资料储存于该些第二晶体管中；该控制单元还依一第一静态平均读写演算法管理该些第一晶体管中的资料，并依一第二静态平均读写演算法管理该些第二晶体管中的资料。

较佳地，前述的具有快闪内存的储存装置，该些第一晶体管分别可被写入资料达一第一上限次数，该些第二晶体管分别可被写入资料达一第二上限次数，该控制单元则是依据该第一上限次数决定该第一静态平均读写演算法的一第一设定参数，以管理该些第一晶体管中的资料，该控制单元并依据该第二上限次数决定该第二静态平均读写演算法的一第二设定参数，以管理该些第二晶体管中的资料。

本发明的控制单元是当各该第一晶体管被写入资料的次数的全距大于等于该第一设定参数，则移动储存于写入次数最少的该第一晶体管的资料；而当各该第二晶体管被写入资料的次数的全距大于等于该第二设定参数，该控制单元则移动储存于写入次数最少的该第二晶体管的资料。

较佳地，本发明的快闪内存的该些第一晶体管与该些第二晶体管，分别是可用以储存一比特的资料的单级单元，及可用以储存多数比特的资料的多级单元。

本发明的另一目的，即在于提供一种针对不同的快闪内存有不同的管理手段以延长快闪内存寿命的快闪内存的储存方法。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的快闪内存的储存方法包含：判断将一笔资料储存于多数个第一晶体管中或多数个第二晶体管中，若储存于该些第一晶体管中，则依一第一动态平均读写演算法储存该笔资料于该些第一晶体管中，若储存于该些第二晶体管中，则依一第二动态平均读写演算法储存该笔资料于该些第二晶体管中，另外，还分别依一第一静态平均读写演算法与一第二静态平均读写演算法管理储存于该些第一晶体管中与该些第二晶体管中的资料。

较佳地，前述的储存方法，该些第一晶体管分别可被写入资料达一第一上限次数，该些第二晶体管分别可被写入资料达一第二上限次数；依据该第一上限次数可决定该第一静态平均读写演算法的一第一设定参数，以管理该些第一晶体管中的资料，而依据该第二上限次数可决定该第二静态平均读写演算法的一第二设定参数，以管理该些第二晶体管中的资料。

更佳地，前述的储存方法，当各该第一晶体管被写入资料的次数的全距大于等于该第一设定参数，则移动储存于写入次数最少的该第一晶体管的资料，而当各该第二晶体管被写入资料的次数的全距大于等于该第二设定参数，则移动储存于写入次数最少的该第二晶体管的资料。

借由上述技术方案，本发明具有快闪内存的储存装置及快闪内存的储存方法至少具有下列优点及有益效果：因应第一晶体管与第二晶体管的物理特性的不同，采用不同的第一静态平均读写演算法与第二静态平均读写演算法来分别管理储存于第一晶体管与第二晶体管中的资料，以更加延长快闪内存的寿命。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。

附图说明

图1是本发明具有快闪内存的储存装置的较佳实施例的方块示意图。

图2是本发明具有快闪内存的储存装置的较佳实施例储存一笔资料的流程图。

图3是发明具有快闪内存的储存装置的较佳实施例管理储存在第一记忆区块与第二记忆区块中的资料的流程图。

具体实施方式

为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的具有快闪内存的储存装置及快闪内存的储存方法其具体实施方式、结构、步骤、特征及其功效，进行详细说明。

请参阅图1所示，是本发明具有快闪内存的储存装置的较佳实施例的方块示意图。本发明较佳实施例的具有快闪内存的储存装置10包含一快闪内存1(Flash memory)及一与该快闪内存1电连接的控制单元2。

上述的快闪内存1包括多个具有多数个第一晶体管111的第一记忆区块11(block)，以及多个具有多数个第二晶体管121的第二记忆区块12。本实施例中，该些第一晶体管111是分别可用以储存一比特的资料的单级单元(Single Level Cell，简称SLC)；而该些第二晶体管121是分别可用以储存多数比特的资料的多级单元(Multi Level Cell，简称MLC)，本实施例的快闪内存1则是一种混合SLC与MLC的混合式(hybrid)的固态磁盘(Solid State Disk)。

值得一提的是，每一第一记忆区块11只能被写入资料达一第一上限次数，而每一第二记忆区块12亦只能被写入资料达一第二上限次数，由于第一记忆区块11中的该些第一晶体管111是SLC，因此第一上限次数在本实施例中约为10万次，而由于第二记忆区块12中的该些第二晶体管121是MLC，因此第二上限次数在本实施例中为约1万次。

请配合参阅图2所示，是储存装置10储存一笔资料的流程图。当该控制单元2要将一笔资料储存于快闪内存1中，控制单元2首先会进行步骤84，接收到一资料写入指令，此资料写入指令其内容包含了一档案配置表(File Allocation Table，简称FAT)所纪录的这笔资料的资料名称、位置、大小等资讯，接着进行步骤81，控制单元2解读该指令内容，判断需将该笔资料储存于第一记忆区块11中或是储存于第二记忆区块12中。若该指令内容为将该笔资料储存于该些第一记忆区块11中，控制单元2则执行步骤82，依一第一动态平均读写演算法储存该笔资料于该些第一记忆区块11中，在本实施例中，第一动态平均读写演算法意即，通过统计每一第一记忆区块11被写入资料的次数，并于要储存资料时，利用此演算法来选择被写入资料次数最少的一个或数个第一记忆区块11来储存该笔资料。若该指令内容为将该笔资料储存于该些第二记忆区块11中，控制单元2则执行步骤83，依一第二动态平均读写演算法储存该笔资料于该些第二记忆区块12中，第二动态平均读写演算法在本实施例中，意同第一动态平均读写演算法，通过统计每一第二记忆区块12被写入资料的次数，并于要储存资料时，利用第二动态平均读写演算法选择被写入资料次数最少的一个或数个第二记忆区块12来储存该笔资料。本发明一实施例中，第二动态平均读写演算法与第一动态平均读写演算法为独立相异演算法。

请参阅图1及图3所示，图3是储存装置10管理储存在第一记忆区块11与第二记忆区块12中的资料的流程图。由于某些资料，诸如PDF文件与作业系统的设定资料是不常被编写的资料，因此储存这些资料的记忆区块11、12被写入的次数也不多，相较于其他记忆区块11、12则拥有较长的使用寿命，为了避免这类情况发生，控制单元2会在适宜时机，移动这些相对不常被编写的资料到其他记忆区块11、12，此即静态平均读写演算法。本实施例中，该控制单元2在步骤91中取得该些第一记忆区块11与该些第二记忆区块12分别的第一上限次数与第二上限次数，并搭配步骤92中，监控并统计该些第一记忆区块11与该些第二记忆区块12分别的写入次数，并在步骤93中取得初始的一第一设定参数与一第二设定参数。

一般在快闪内存1整体使用寿命仍然正常时，控制单元2会进行步骤98，选择维持步骤93中所获得的第一设定参数、第二设定参数，并接着进入步骤94或是步骤95；步骤94中，控制单元2藉由步骤92中统计的各个第一记忆区块11的使用次数，取得该些使用次数的样本集，再加以判断此样本集的全距是否大于等于步骤98中的第一设定参数，若判断为是，则控制单元2执行步骤96，移动储存于写入次数最少的数个第一记忆区块11的资料，至写入次数最多的数个第一记忆区块11中，而原来储存于写入次数最多的第一记忆区块11的资料则被搬动到写入次数最少的数个第一记忆区块11中，若步骤94的判断结果为否，则回到步骤92，控制单元2继续监控并统计该些第一、第二记忆区块11、12的使用次数；步骤95则类似于步骤94，控制单元2藉由统计得来的各个第二记忆区块12的使用次数样本集，再加以判断此样本集的全距是否大于等于第二设定参数，若判断为是，则控制单元2执行步骤97，将储存于写入次数最少的数个第二记忆区块12的资料，与储存于写入次数最多的第二记忆区块12的资料互换，若步骤95的判断结果为否，则回到步骤92。

快闪内存1已经使用了很长一段时间，此时可能有部分记忆区块11、12的使用寿命已经快见底，因此必须适度地调整第一、第二设定参数，避免让记忆坏区提早出现，控制单元2会进行判断步骤99，分别判断第一记忆区块11与第二记忆区块12中，写入次数最多的记忆区块11、12是否已低于1000次，若为否，则执行步骤98维持第一、二设定参数，若判断为是，则执行步骤910，将第一、第二设定参数下修，接着控制单元2再执行与步骤94类似的步骤94’或与步骤95类似的步骤95’，步骤94’、95’与步骤94、95不同的地方在于，其第一、第二设定参数是已经经过步骤910下修过。如此一来，控制单元2在快闪内存1的使用寿命快耗尽时，会更频繁地将不常被编写的资料置换所储存的记忆区块11、12，让快闪内存1的整体使用寿命更平均，避免部分记忆区块11、12已经形成坏区，但其他记忆区块11、12仍还有许多次的使用寿命。

值得一提的是，本实施例是利用记忆区块11、12的使用次数的样本全距，来判断是否要移动资料，但亦可以采用样本标准差、平均绝对离差或四分位差等等可以感应到样本数值的变异的运算，来判断是否要移动资料，并不限于本实施例；另外，本实施例控制单元2所执行的步骤99，所述的1000次仅是举例而已，可依不同需求变动，并不以本实施例为限。

本实施例的快闪内存1的第一晶体管111与第二晶体管112，分别为SLC与MLC，实际上，混合式的快闪内存1也可能是混合了可储存两比特资料的晶体管与可储存三比特资料的晶体管，或甚至是其他以现有技术可预期或不可预期的快闪内存混合种类，并不仅以本实施例为限。

综上所述，本发明的功效在于，因应第一晶体管与第二晶体管的物理特性的不同，采用不同的第一动态平均读写演算法与第二动态平均读写演算法来分别管理储存于第一晶体管与第二晶体管中的资料，亦采用不同的第一静态平均读写演算法与第二静态平均读写演算法来分别管理储存于第一晶体管与第二晶体管中的资料，以更加延长快闪内存的寿命，故确实能达成本发明的目的。

以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。