首页> 中国专利> 使用可变长度指令集处理器中分支目标地址缓存的分支预测

使用可变长度指令集处理器中分支目标地址缓存的分支预测

摘要

在其中每一指令的长度是最小指令长度粒度的倍数的可变长度指令集中,所采用的分支指令的最后粒度(即,结尾)的指示存储在分支目标地址高速缓冲存储器(BTAC)中。如果预测稍后在所述BTAC中命中的分支指令被采用,那么直接越过所述分支指令的所述所指示的结尾开始从管线中冲洗先前所取出的指令。此技术通过避免将所述分支指令的长度存储在所述BTAC中的需要来节省BTAC空间,并通过消除计算从何处开始冲洗(基于所述分支指令的长度)的必要性而改进性能。

著录项

  • 公开/公告号CN101681258A

    专利类型发明专利

  • 公开/公告日2010-03-24

    原文格式PDF

  • 申请/专利权人 高通股份有限公司;

    申请/专利号CN200780029359.X

  • 申请日2007-08-07

  • 分类号G06F9/30;G06F9/38;

  • 代理机构北京律盟知识产权代理有限责任公司;

  • 代理人刘国伟

  • 地址 美国加利福尼亚州

  • 入库时间 2023-12-17 23:44:22

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2013-04-10

    发明专利申请公布后的视为撤回 IPC(主分类):G06F9/30 申请公布日:20100324 申请日:20070807

    发明专利申请公布后的视为撤回

  • 2010-05-05

    实质审查的生效 IPC(主分类):G06F9/30 申请日:20070807

    实质审查的生效

  • 2010-03-24

    公开

    公开

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号