用于低电压开关电容器电路的开关型运算放大器技术

摘要

描述了一种开关电容器电路，其使用并行而且在交替的时钟周期相位(phi1和phi2)工作的两个可切换运算放大器(A1、A1′)。在本发明的一优选实施例中，所述的两个运算放大器可通过具有一个公用输入级和两个可切换输出对(Vout1和Vout2)的单独一个两级运算放大器来实现。可将该新颖的开关电容器电路用在任何要使用常规开关电容器电路的用途上，例如像积分器和滤波器装置。

说明书

发明领域

本发明涉及一种新颖的用于低电压开关电容器电路的开关型运算放大器(switched opamp)技术，尤其是涉及一种适合在低操作电压下使用的技术。

发明背景

预计在未来的亚微米CMOS技术中的电源定标会要求所有的晶体管栅源电压(V_GS)都工作在0.9V以下。对于在手持式设备中延长电池寿命以及在单个芯片上实现单片式模拟及数字电路而言，低电压运行是重要的。这就产生了开发新的电路技术的需求，以便用于模拟电路的低电压运行。在这类技术当中即有开关电容器(switched capacitor，SC)电路，该电路可在CMOS技术中以低失真取得高传递函数精确度，这对于低电压运行是有吸引力的。

图1显示了一种常规的SC滤波器结构。该结构包括两个运算放大器和若干电容器，这些电容器通过由NMOS和PMOS晶体管所构成的开关而在φ1和φ2相位之间切换。采用标准CMOS工艺，可实现使用低至1V电源电压的高增益运算放大器并且对于电容器的运行没有限制。而且，作为地(ground)的MOS开关可运行在低于1V的V_GS下。但是将MOS开关——在图1中以虚线表示该MOS开关——连接到第一运算放大器A1的输出，即会产生问题。由于运算放大器的输出的特性，MOS开关需要至少2V以便正常工作。

背景技术

对这一问题已提出了若干解决方案。例如有一提议是使用低门限电压设备。但是这种设备对CMOS技术而言并非标准设备，并因此而成本高昂。况且这类设备受到严重漏电问题的困扰。另一提议是利用片上电压倍增器件(on-chip voltage multipulier device)来驱动开关。然而该提案会消耗大量功率并与未来的低电压亚微米技术不兼容。

对这一问题来说，一种更有效的解决方案是在美国专利US5745002(授予Baschirotto等人)中所描绘的开关型运算放大器(switch-opamp，SO)技术。图2显示在US 5745002中所提出的基本结构，应注意到，图1中有问题的MOS开关为图2中显示于虚线框内的开关型运算放大器和电容器所替代。该开关型运算放大器和电容器可正常工作于1V及以下，因此可克服伴随着传统SC电路的主要问题。不过US 5745002的提案有其自己的缺点。

首先，原有的开关型运算放大器技术在其积分阶段之后断开运算放大器，所以其无法实现多相位开关电容器系统和开关电容器技术，例如需要运算放大器始终工作的伪N路径(pseudo-N-path)、二次采样(double-sampling)、电容分布缩减(capacitance-spread-reduction)以及相同采样校正(same-sample-correction)。此外，通常需要额外的运算放大器，以便利用该技术来实现低电压开关电容器电路。US 5745002结构的另一缺点是其运行速度受到可切换运算放大器(switchable opamp)的接通速度的限制。

仅可通过采用并行处理机制来提高运行速度，但这需要加倍的硬件及功率消耗以便使速度加倍，而且需要在不同路径之间精确地控制时钟相位以便正常工作。另外，路径之间的失配(mismatch)还会使系统性能下降。

发明概述

根据本发明提供了一种开关型运算放大器电路，其包括两个并行而在交替的时钟相位运行的可切换运算放大器。

在一优选实施例中，可通过具有一个公用输入级和两个可切换输出级的单独一个两级运算放大器来实现所述的两个可切换运算放大器。在这一实施例中，在任一给定时间仅有一个可切换输出处于运行状态而另一个处于非运行状态，然而在任一给定时间总有一个输出处于运行状态。同样在这一实施例中，可提供一反馈电路，以使该可切换输出对的共模电压(common-mode voltage)保持为电源电压的一半，从而用于差分结构(differential structure)。

可将本发明施用于任何类型的可用开关电容器电路构成的电路上。本发明的一个特别有用的实施方案是一种可在滤波器装置中依次接入的积分器电路。应理解，这仅为一示例，本发明可施用于范围广泛的电路结构。

当用于积分器电路时，所述两个运算放大器，或者是在其以一个公用输入级构成时的两个输出对，可设置为带有对应的信号转换装置，从而提供任何必要的转换功能。这种信号转换装置可包括反馈电容器，或反馈开关电容器网络。

本发明的一个特别优点是根据本发明的开关电容器电路的其中一个运算放大器总处于运行状态，因此本发明可用于运算放大器的运行必须是连续的用途，例如伪N路径、二次采样、电容分布缩减以及相同采样校正技术。

可将本发明施用于任何类型的可用开关电容器电路构成的电路上。本发明的一个特别有用的实施方案是一种积分器电路，其为全开关电容器系统的基本积木式组件。这一实施方案仅需要一个额外的电容器，因此其非常简单而且成本低廉。更重要的是与US 5745002中所描述的原有SO技术不同，由于实际上在两个时钟相位中均可将输出信号用于处理，本发明的开关电容器积分器像传统的开关电容器积分器一样工作。结果，可直接地和容易地将本发明应用到大多数开关电容器系统中。实际上，不使用额外的运算放大器，仅仅通过以本发明的开关电容器积分器替换传统的开关电容器积分器并取消所有与运算放大器输出相连的有问题开关，即可使传统的开关电容器系统运行于低电压。这表明，本发明所提出的开关电容器技术与所有现有的传统开关电容器系统都高度兼容。

应理解，以上仅为示例而本发明可施用到范围宽广的需要运算放大器始终工作的电路结构上。例如，以若干开关电容器分支电路来替换前述的开关电容器电路积分器中的额外电容器，即可通过我们所提出的开关型运算放大器电路，将例如伪N路径、二次采样、电容分布缩减以及相同采样这样的多相位开关电容器技术使用在低电压下。请注意，所有这些多相位开关电容器技术都需要运算放大器始终运行，因此其无法通过原有的开关型运算放大器技术来实现。此外，还可对本发明加以变动，从而令多个可切换运算放大器并行地然而在不同的不交叠时钟相位进行工作，使得某些先进的开关电容器系统实现复杂的多相位运行。

附图简略说明

现以示例方式，结合附图来说明本发明的若干实施例，附图中：

图1为常规的开关电容器滤波器的电路示意图，

图2为一电路示意图，说明原有技术的开关型运算放大器电路的结构，

图3为一电路示意图，说明本发明的基本原理，

图4为一电路示意图，显示在全差分反相无延时(fully-differentialinverting non-delay)SC积分器形式下的本发明实施例，

图5为一电路示意图，显示在两个可切换输出对(two-output-pair)运算放大器形式下的本发明实施例，

图6为与图5所示实施例一起使用的动态共模反馈电路的电路示意图，

图7显示在开关型运算放大器RAM型伪2路径积分器(RAM-typepsedo-2-path filter)形式下的本发明实施例，

图8显示在开关型运算放大器SC伪2路径滤波器(pseudo-2-pathfilter)形式下的本发明实施例，

图9a～图9c显示图8滤波器的经测量得到的瞬态响应及频谱，

图10显示图8滤波器的实测频率响应，

图11a～图11b显示图8滤波器的失真结果，

图12显示在单一的0.9V电源下，图8滤波器的瞬态响应，

图13显示图12滤波器的频率响应。

优选实施方案详述

图3显示采用与第一运算放大器A1并行但在时钟相位φ1和φ2间交替工作的额外可切换运算放大器A1′的本发明基本原理。

图4显示一全差分反相无延时SC积分器，其使用了本发明提出的用于低电压开关电容器用途的开关型运算放大器技术。利用括号中所示的时钟相位即可简单地得到一非反相无延时SC积分器。值得注意的是，虽然所显示的是差分结构，其单端形式也是可行的。

φ_1，2和φ_1p，2p分别是用于NMOS和PMOS开关的互补时钟相位。采用并结合开关电容器C_DC和C_DC′而设置了动态电平移位器(dynamiclevel shifter)，该开关电容器C_DC和C_DC′的电容值分别为输入电容器C_IN和C_IN′的一半。这样，两个可切换运算放大器的共模输入电压即在接地端发生偏移，而其输出则在无输入信号的稳态下由于使用了共模反馈电路而向轨迹(rail)中间偏移。这两个可切换运算放大器在两个互补不交叠时钟相位中交替接通和断开。

现考虑图4中的反相无延时SC积分器结构。在φ₁中，运算放大器A₁接通，来自C_IN(C_IN′)的采样信号和储存在C_SF(C_SF′)中的信号均在C_F(C_F′)中进行积分，而C_F(C_F′)在此前的φ₂周期期间充电至V_DD。在φ₂中，运算放大器A₁′接通而运算放大器A₁断开，其输出(V_out+，V_out-)则短路至V_DD。在此情况下，C_F(C_F′)充电至V_DD，而与其同时，储存在C_F(C_F′)中的信号被传送至C_SF(C_SF′)，该C_SF(C_SF′)在此前φ₁中充电至V_DD。当再次φ₁到达时，运算放大器A₁接通而运算放大器A₁′断开，其输出短路至V_DD。通过如此运行，即在运算放大器A₁以来自C_IN(C_IN′)的新采样信号进行积分的同时，使信号再次传送回C_F(C_F′)。公式1以数学形式描述了这一情形。

                                  公式1 $>>>>V>ourt>>+>>>(>nT>)>>=>>(>>>C>SF>>>C>F>\; >>>C>F>>>C>SF>\; >)>>>>V>ourt>>+>>>(>nT>->T>)>>->>>C>IN>>>C>F>\; >>>V>in>>+>>>(>nT>)>>=>>>V>ourt>>+>>>(>nT>->T>)>>->>>C>IN>>>C>F>\; >->>>V>in>>+>>>(>nT>)>>>s>$ >>>>V>ourt>>->>>(>nT>)>>=>>(>>>>C>SF>>\prime >>>>C>F>>\prime >\; >>>>C>F>>\prime >>>>C>SF>>\prime >\; >)>>>>V>ourt>>->>>(>nT>->T>)>>->>>>C>IN>>\prime >>>>C>F>>\prime >\; >>>V>in>>->>>(>nT>)>>=>>>V>ourt>>->>>(>nT>->T>)>>->>>>C>IN>>\prime >>>>C>F>>\prime >\; >->>>V>in>>->>>(>nT>)>>>s>$$

可以看到，在公式1中省略了电容器C_SF和C_SF′，并且因此而甚至不对C_F和C_SF(以及C_F′和C_SF′)加以匹配，而在前面周期中所取得的输出信号仍然出现在运算放大器A₁的输出中。不过，在所有电容器C_F、C_F′、C_SF和C_SF′都具有相同数值时，该设计为最优设计。如果存储电容器C_SF和C_SF′小于积分电容器C_F和C_F′，就要在储存信号时对信号按比例(C_SF/C_F或C_SF′/C_F′)加以放大，于是即要求运算放大器具有更大的信号动态范围以防止失真。另一方面，使用大于积分电容器的存储电容器会降低运算速度并增加芯片面积。

增加了可切换运算放大器A₁′，即可在两种时间周期中，都能够像在传统的SC积分器中一样地处理输出信号。因此，根据本发明这一实施例的开关型运算放大器可简便地用来替换传统的SC积分器，从而实现低电压SC电路。因为本发明的开关型运算放大器技术可直接用于几乎所有现有的SC电路，这省去了大量用来实现SC电路的重新设计的工作。更重要的是，由于在本发明的开关型运算放大器中所创造的空闲相位(idle phase)，从而可用标准的CMOS技术来实现用于非常低电源电压的有用技术，例如伪N路径。

在图4所示实施例中，两个可切换运算放大器A₁和A₁′的输入端连在一起，而在任一时刻，这两个可切换运算放大器中仅有一个接通。当这两个可切换运算放大器均以两级(two-stage)方式取得时，足以仅断开输出级来隔离信号路径而始终保持输入级运行，以便用于更快速的切换操作。所以在一个优选实施例中，可将这两个可切换运算放大器结合为单独的一个两级放大器，其具有一个差分输入级和两对交替接通和断开的差分输出级。这不仅为本发明所提出的技术提供了一种更加经济的实施方案，而且可将这两个可切换运算放大器之间的失配——这种失配会降低系统性能——减至最小。为说明这一构想，分别以0.66V和-0.85V的NMOS和PMOS门限电压，用0.5μm的标准CMOS工艺实现了1V全差分两可切换输出对(fully-differentialtwo-switchable-output-pair)运算放大器。

图5显示根据本发明的两可切换输出对运算放大器的示意图。将一PMOS差分对用作输出级。为取得大的低频增益，插入由M₅、M_B2和M₆、M_B3所构成的电平移位器，以使得M₃和M₄在一个高于地的V_DSsat上偏移，而同时确保M₁和M₂运行于饱和区。输出晶体管M₇、M₈、M₁₁和M₁₂的栅极连接至所述电平移位器的输出。由晶体管M₉、M₁₀、M₁₃和M₁₄来使输出级接通和断开，而晶体管M₉、M₁₀、M₁₃和M₁₄由两个不交叠时钟相位φ1和φ2所控制。每个输出级都连接至一补偿电容器(C_C1、C_C2、C_C3和C_C4)，以便在这些输出级接通时使运算放大器稳定。另外，各输出级与补偿电阻器M_CC1和M_CC2(或M_CC3和M_CC4)一起断开以防止补偿电容器充电或放电，从而便于更快的切换操作。晶体管M₃和M₄从共模反馈电路接收控制信号，同时晶体管M_A和M_B通过从M₃和M₄引入电流而调整共模反馈增益，并从而控制其互导。

图6显示一动态共模反馈(CMFB)电路，可用该电路令所述两可切换输出对的共模电压保持为电源电压的一半。在φ1期间，输出对A断开，同时C_P1和C_P2(均为0.1pF)充电至V_DD并且C_CM1完全放电。在φ2期间，回路闭合，输出对A接通，C_P1和C_P2从V_DD放电至可切换运算放大器的DC输出电压。这使得电荷通过CMFB积分器的运算放大器的虚地(virtual ground)注入至C_CMFB(0.2pF)。另一方面，C_CM1通过虚地而从C_CMFB充电。当没有电荷注入或从C_CMFB接收，则CMFB在φ2达到稳态。因此，由于C_CM1＝C_P1＝C_P2，所述共模反馈电路将输出对A的共模电压强制为V_DD/2。在φ1期间，由于动态CMFB电路中的积分器是空闲的(idle)，当输出对A断开时，即可利用该积分器控制输出对A的共模电压——输出对A在φ1期间是接通的。在这种情况下，代之以C_P3、C_P4和C_CM2用作敏感元件(sensing element)。在φ1期间，同样的运行，在C_CM2＝C_P3＝C_P4＝0.1pF情况下，所述共模反馈电路将输出对B的共模电压强制为V_DD/2。以具有大约100低频增益的PMOS差分对来实现CMFB积分器。所提出的一种可切换运算放大器的原型设计为使用0.5μm CMOS技术。表1列出所用晶体管尺寸而表2概括列举了图5所示实施例中可切换运算放大器的实测性能。

                                          表1

 M1，M2 144μm/2.1μm MB1 244.8μm/2.1μm M3，M4 36μm/3μm MB2，MB3，MB5，MB6，MB7，MB8 204μm/2.1μm MA，MB 60μm/3μm M9，M10，M13，M14 26.4μm/2.1μm M5，M6，M7， M8，M11，M12 66μm/2.1μm MCC1，MCC2，MCC3，MCC4 51μm/0.6μm MB$ 40.8μm/2.1μm

                表2

技术0.5-μm CMOS电源电压1V低频增益69dB增益为一的带宽7MHz相位裕度45°功率消耗80μmW芯片面积100μm×50μm

图7显示在开关型运算放大器RAM型伪2路径积分器形式下的本发明实施例，其使用所提出的全差分两可切换输出对运算放大器，该运算放大器带有嵌入的前述动态CMFB电路。

为了适当地偏置，使用了如上所述的动态电平移位器。C_F和C_F′为积分电容器而C_A(C_A′)和C_B(C_B′)用作存储系统。当φ_A和φ₁接通，输出对A接通从而连接反馈配置中的C_F和C_F′，输出对B断开而其输出短路到V_DD。C_F(C_F′)从C_IN(C_IN′)——并且由相对路径而从C_A(C_A′)——接收电荷。通过z到-z的转换，这一操作提供了所需的正负反转(sign inversion)。。当φ_A和φ₂接通，输出对B接通从而连接反馈配置中的存储电容器C_A和C_A′，同时输出对A断开而其输出短路到V_DD。这样，C_F(C_F′)中经过更新的电荷即转移回到C_A(C_A′)。随后该电荷保持在C_A(C_A′)中两个采样周期。在φ_B期间，这一操作重复进行，以储存在C_B(C_B′)中的电荷替代C_A(C_A′)中的电荷。以这种方式，即成功地通过所述全差分两可切换输出对运算放大器而实现了z到-z²的转换。应注意到，在这一实施例中电容器C_A(C_A′)和C_B(C_B′)起到电荷转移装置的作用，从而实现了所述的转换。

图8显示在开关型运算放大器SC伪2路径滤波器形式下的一本发明实施例的示意图，该滤波器是这样合成的：以开关型运算放大器RAM型伪2路径积分器来替代在第3阶SC低通梯型滤波器中的积分器，并同时使得相连的电容器C₂₁、C_A21、C₂₂和C_A22不再进行存储。全差分结构不仅有助于抑制共模噪声并减少时钟馈入噪声，而且提供了为z到-z转换所需的输入电压的自由正负反转。因为在任一时刻仅有一对输出级运行，结果1V SC伪2路径滤波器使用与其传统技术中相似元件相同数量的运算放大器。

表3概括列举了在对于滤波器单端输出和差分输出(分别如图9a和9b所示)的实测瞬态响应时，所用电容器的参数，该滤波器具有75kHz 0.3 V_PP合规频带输入(in-band input)。所述差分输出信号的对应频谱示于图9c。

                                              表3

 C_A，C_AA，C_store1，C_storeA1，C_store2，C_storeA2 4.5pF C_B，C_AB，C_store3，C_storeA3，C_store4，C_storeA4 5pF C_C，C_AC，C_store5，C_storeA5，C_store6，C_storeA6 3.5pF C_IN，C_AIN 0.59pF C_S，C_AS 0.14pF C₀₂，C_A02，C₀₃，C_A03 0.1pF C₀₁，C_A01 0.15pF C₂₁，C_A21 0.13pF CL，CAL C_DC1＝(C_S+C₀₂)/2，C_DCA1＝(C_AS+C_A02)/2 0.17pF C_DC2＝(C₀₁+C₀₃)/2，C_DCA2＝(C_A01+C_A03)/2 0.13pF C_DC3＝(C_L+C₀₄)/2，C_DCAC＝(C_AL+C_A04)/2 0.1pF

可以看到，根据图8所示实施例的滤波器即使对于高达1.2V_PP差分输出信号也可正常工作。借助上述波形，显而易见本发明所提出的开关型运算放大器机制仍然基于这一事实：在一个时钟周期期间，输出节点连接到电源且输出信号不可使用，这点与原有的开关型运算放大器技术的情况是相同的。这导致归零效应，在连续处理信号时该效应会将滤波器的通带增益减少6dB。因此，在涉及所述过滤器通带增益时必须对此加以考虑。为充分利用本实施例的滤波器的输出摆动(output swing)，设计该滤波器取得约10dB的通带增益，以便用于采样和保持输出信号波形。在此情况下，峰间(peak-to-peak)滤波器输出信号大约4倍于通带中的输入信号。其原因在于因为输入摆动的接通需求，将滤波器的输入信号摆动限制为小于0.3V_PP。

图10显示根据图8实施例的滤波器的实测频率响应。该滤波器以1.7kHz的带宽和1dB的通带增益取得第6阶带通响应。相对于-38dB通带的最小阻带损失经实测其频率为72.5kHz和77.5kHz。作为利用第一带通响应的伪2路径滤波器的一个特性，所要通带的中心频率位于75kHz，该频率只好为采样频率(300kHz)的1/4。在合规频带输入信号为f_in＝75.3kHz频率的情况下测量了第3阶谐波失真。输入信号的第3阶谐波分量位于3*f_in＝225.9kHz，并在f_s-3*f_in＝225.9kHz处折合(folded)，该频率处于滤波器的通带中。图11a和图11b分别显示1％和3％的总谐波失真(THD)的测量结果。

1％THD对应于0.42 V_PP输入信号而3％THD对应于0.45 V_PP输入信号。该滤波器的实测总输出噪声大约为1mV_rms。3％THD时的动态范围大约为54dB。表4概括列举了滤波器的特性。

                       表4

技术0.5-μm CMOS电源电压1V中心频率75kHzQ值45采样频率300kHz最大输出漂移1.4V_PP总输出噪声1mVrmsTHD1％416mV_PPTHD3％452mV_PP动态范围(在THD3％情况下)54db功率消耗310μW芯片面积0.8mm²

还可用单独一个0.9V电压的电源来测试图8所示实施例的滤波器。对于75kHz和0.3 V_PP输入信号的瞬态差分输出响应示于图12，从该图仍可看到滤波器正常工作。图13显示该滤波器的频率响应，该频率响应与使用V电源所实测得到的频率响应非常类似。

于是可以看到，本发明提供了一种新颖的用于低电压开关电容器电路的开关型运算放大器技术，其使用与第一可切换运算放大器并行工作的第二可切换运算放大器。在一个特定的优选实施例中，可使用全差分两可切换输出对运算放大器，在任一时钟周期均可使用输出信号，从而像伪N路径这样有用的SC技术即可在低电压下实现。在一优选实施例中，本发明可通过1V SC伪2路径滤波器的设计和实施方案来加以说明，该1V SC伪2路径滤波器采用了本发明提出的0.5μm标准CMOS工艺的可切换运算放大器技术。但是还应认识到，通过直接用本发明的积分器来替代常规SC电路的积分器并简单地取消所有连接到输出的有问题开关，即可将本发明使用于广泛的电路结构中。