采用硬件多线程机制的网络处理器

摘要

本发明提供了一种采用硬件多线程机制的网络处理器，包括：控制内核、微引擎内核、Hash加速器、DDR控制器、网络接口控制器、PCIe控制器以及SRAM控制器；控制内核：由通用CPU内核实现网络处理器的寄存器、存储器以及查找表的访问；网络接口控制器用于连接外部的网络终端接口；PCIe控制器用于连接外部的CPU；SRAM控制器外接片外的SRAM存储器，用于存放查找表数据；微引擎内核处理数据报文中的信息时，采用外设命令调用如Hash加速器或DDR控制器处理和读取数据。本发明有效地隐藏微引擎访问协处理器或者外部存储器时等待返回结果花费的时间，合理利用了微引擎的空闲时间，从而大幅提升微引擎的执行效率。