一种生成多频率同步时钟系统设计方法

摘要

本发明公开了一种生成多频率同步时钟系统设计方法，多频率同步时钟系统由锁相环、FPGA芯片以及时钟芯片构成；时钟芯片的输入端与外部时钟输出端进行连接，多级时钟芯片之间通过锁相环进行连接，第一级时钟芯片的输出端与FPGA芯片的输入端进行连接，FPGA芯片的输出端与末级时钟芯片的输入端进行连接。本发明的有益效果是：通过时钟芯片和锁相环及FPGA进行配和，实现多通道不同频率时钟输出，并且所有时钟输出保持同步，前端时钟采用低频传输，大大提高时钟通道可扩充数量及时钟稳定性，并且不同频时钟之间能够保持同步状态，从而可以大大提高软件化雷达阵列数量及灵活性。