基于电荷匹配的全对称四端动态比较器的失调校正方法

摘要

本发明公开了一种基于电荷匹配的全对称四端动态比较器的失调校正方法，包括以下步骤：根据时钟信号、复位信号和校正信号控制比较器进入失调校正状态；向比较器的输入端输入共模电平信号；控制与比较器的输出端相连的可调电容，以在可调电容的作用下使比较器输出正负端电荷匹配，其中，可调电容通过将NMOS晶体管源极和漏极短接形成。本发明的方法能够消除浮空节点对比较器速度和精度的影响，以及消除动态比较器中各种因素引起的失调，提高电路精度。本发明还提供了一种基于电荷匹配的全对称四端动态比较器的失调校正系统。

说明书

技术领域

本发明涉及集成电路技术领域，特别涉及一种基于电荷匹配的全对称四端动态比较器 的失调校正方法及系统。

背景技术

高速逐次逼近模数转换器多应用于无线传感网络的射频前端接收机，在该应用中，高速、 中等转换精度以及低功耗的模数转换器对系统性能具有显著影响。

逐次逼近模数转换器主要包括采样保持电路、数模转换器、比较器和数字控制逻辑四个 部分。其中比较器是逐次逼近模数转换器中主要的功耗来源，主要分为静态比较器和动态比 较器。其中静态比较器通过使用运算放大器，将输入电压差放大到后级所能识别的幅度，然 后进行比较。这种结构的好处是比较器精度较高，失调较小，但是由于运算放大器的使用， 导致电路中静态电流的存在，功耗较大，而且速度也较慢，所以并不适用于高速电路的设计。 而在动态比较器中，不再使用前置运算放大器，通过正反馈锁存器实现电压的迅速判决，有 利于实现低功耗设计，与此同时可实现较快的速度。但与此同时，这种结构的失调较大，也 较容易受噪声干扰。所以采用动态比较器时，经常要对比较器的失调进行校正。比较器失调 的来源包括工艺偏差导致的晶体管尺寸不匹配以及阈值电压偏差等方面，而各种失配因素可 以等效成比较器中输出节点电荷不匹配引起。

发明内容

本发明旨在至少在一定程度上解决上述相关技术中的技术问题之一。

为此，本发明的目的在于提出一种基于电荷匹配的全对称四端动态比较器的失调校正方 法，该方法能够消除浮空节点对比较器速度和精度的影响，以及消除动态比较器中各种因素 引起的失调，提高电路精度。

本发明的另一个目的在于提供一种基于电荷匹配的全对称四端动态比较器的失调校正 系统。

为达到上述目的，本发明的第一方面实施例提出了一种基于电荷匹配的全对称四端动态 比较器的失调校正方法，包括以下步骤：根据时钟信号、复位信号和校正信号控制比较器进 入失调校正状态；向所述比较器的输入端输入共模电平信号；控制与所述比较器的输出端相 连的可调电容，以在所述可调电容的作用下使所述比较器输出正负端电荷匹配，其中，所述 可调电容通过将NMOS晶体管源极和漏极短接形成。

根据本发明实施例提出的基于电荷匹配的全对称四端动态比较器的失调校正方法，可实 现比较器电路中没有浮空节点，消除了浮空节点对比较器速度和精度的影响。另外，可消除 动态比较器中各种因素引起的失调。并且对比较器输出节点进行电容补偿，保证比较器输出 正负端电荷匹配，减小在中间级进行校正补偿对输入信号端的影响，提高电路精度。

另外，根据本发明上述实施例的基于电荷匹配的全对称四端动态比较器的失调校正方法 还可以具有如下附加的技术特征：

进一步地，所述比较器具有第一输出信号和第二输出信号，所述可调电容包括第一电容 和第二电容，其中，所述第一电容的一端与所述第一输出信号相连，所述第一电容的另一端 与第一校正反馈信号相连，所述第二电容的一端与所述第二输出信号相连，所述第二电容的 另一端与第二校正反馈信号相连。

进一步地，所述第一电容和第二电容有多个晶体管并联构成。

进一步地，还包括：在所述比较器处于复位状态时，通过电平检测电路卸放浮空节点寄 生电荷。

本发明第二方面的实施例还提供了一种基于电荷匹配的全对称四端动态比较器的失调 校正系统，包括：状态切换模块，所述状态切换模块用于根据时钟信号、复位信号和校正信 号控制比较器进入失调校正状态；输入模块，所述输入模块用于向所述比较器的输入端输入 共模电平信号；控制模块，所述控制模块用于控制与所述比较器的输出端相连的可调电容， 以在所述可调电容的作用下使所述比较器输出正负端电荷匹配，其中，所述可调电容通过将 NMOS晶体管源极和漏极短接形成。

根据本发明实施例提出的基于电荷匹配的全对称四端动态比较器的失调校正系统，可实 现比较器电路中没有浮空节点，消除了浮空节点对比较器速度和精度的影响。另外，可消除 动态比较器中各种因素引起的失调。并且对比较器输出节点进行电容补偿，保证比较器输出 正负端电荷匹配，减小在中间级进行校正补偿对输入信号端的影响，提高电路精度。

另外，根据本发明上述实施例的基于电荷匹配的全对称四端动态比较器的失调校正系统 还可以具有如下附加的技术特征：

进一步地，所述比较器具有第一输出信号和第二输出信号，所述可调电容包括第一电容 和第二电容，其中，所述第一电容的一端与所述第一输出信号相连，所述第一电容的另一端 与第一校正反馈信号相连，所述第二电容的一端与所述第二输出信号相连，所述第二电容的 另一端与第二校正反馈信号相连。

进一步地，所述第一电容和第二电容有多个晶体管并联构成。

进一步地，还包括：卸放模块，所述卸放模块用于在所述比较器处于复位状态时，通过 电平检测电路卸放浮空节点寄生电荷。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明 显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和 容易理解，其中：

图1是通过电荷泵实现电流补偿的比较器失调方法的原理示意图；

图2是通过电荷泵实现电流补偿的比较器失调校正方法的校正过程波形图；

图3是通过比较器输出节点电容补偿的校正方法的原理示意图；

图4是根据本发明一个实施例的基于电荷匹配的全对称四端动态比较器的失调校正方 法的流程图；

图5是根据本发明一个实施例的基于电荷匹配的全对称四端动态比较器的失调校正方 法的原理示意图；

图6是根据本发明一个实施例的基于电荷匹配的全对称四端动态比较器的失调校正方 法的控制信号的波形示意图；以及

图7是根据本发明一个实施例的基于电荷匹配的全对称四端动态比较器的失调校正系 统的结构框图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或 类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的 实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者 隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含 地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非 另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术 语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机 械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元 件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明 中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包 括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的 另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二 特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之 下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平 高度小于第二特征。

下面在描述根据发明实施例提出的基于电荷匹配的全对称四端动态比较器的失调校正 方法及系统之前，先来简单描述一下相关技术中比较器失调校正方法。

在相关技术中，参照图1所示，采用的通过电荷泵实现电流补偿的比较器失调校正方法。 该校正电路包括一个动态比较器、失调补偿电流源(M_C1和M_C2)和一个电荷泵。CLK是 时钟信号，V_in+和V_in-是比较器输入信号，CMP_out+和CMP_out-是比较器输出信号，CAL是校 正信号。在复位阶段，CLK为低电平，M3、M4导通，节点Di为高电平，M8、M9导通， 比较器输出CMP_out+和CMP_out-复位到低电平。复位阶段结束后，CLK变为高电平，M3、M4 关断，M5导通。对于节点Di，其电压下降的速度取决于I_M5/C_Di的比值，其中I_M5是M5的 电流，C_Di是比较器第一级的负载电容。Di+/Di-中电压下降快的节点对应的晶体管M8/M9 先关断，其对应的比较器输出节点先变为高电平。上述为比较器正常工作的情况，当比较器 存在失调，需要进行失调校正时，工作过程如下：在校正阶段，所有比较器输入节点接到共 模电压V_CM。晶体管M_C1和M_C2用来产生补偿电流，连接到比较器内部需要电流补偿的校 正节点。M_C1的栅极连接到电荷泵的共模电压V_b。M_C2的栅极连接到电容C_H，C_H的初始电 压被充电到V_b。如果比较器存在一个正电压的失调电压V_offset，此时比较器输出CMP_out+为 高电平，电容C_H上的电压V_c因为电荷泵的放电作用而下降。这个过程在每个比较器比较周 期进行,直到V_c的电压下降到足以补偿失调电压V_offset，此时，比较器的输出在高低电平间交 替切换，校正完成。校正结束后，比较器进入正常工作模式，电容C_H维持校正电压V_c，比 较器失调被消除。该比较器失调校正方法具有如下缺点：首先，动态比较器电路中存在浮空 节点，即晶体管M5和输入对晶体管M1和M2的共用节点。这种浮空节点的存在会在该节 点引入寄生电荷，从而降低比较过程中电荷的卸放速度以及电路精度。其次，该校正结构中 的失调校正方法是对比较器的中间节点进行校正补偿，并不是对比较器的输出节点直接进行 补偿，这会对输入端的比较器输入信号有一定影响。该方法的较正过程波形如图2所示。

参照图3所示，为通过比较器输出节点电容补偿的校正方法。图3(a)为比较器电路 图，图3(b)为比较器失调校正结构框图。其中Strobe为时钟信号，V_in,P和V_in,N是比较器 输入信号，V_out,P和V_out,N是比较器输出信号。当Strobe为低电平时，M7、M8、M9、M10 导通，比较器处于复位状态，V_out,P和V_out,N输出高电平。当Strobe为高电平时，M_s导通， V_in,P和V_in,N进行比较。该比较器的校正主要是通过补偿由于电路失配引起的比较器两条支 路负载电容不平衡，通过在比较器输出节点进行电容补偿，实现比较器失调校正。该可调电 容是通过将PMOS晶体管的源极和漏极短接，利用晶体管在不同工作区域时的电容值不同 来实现。在校正阶段，比较器输入信号V_in,P和V_in,N接到共模电平，检测器通过比较器的输 出判定失调电压的正负。失调电压的正负决定了多路选择器的输出电压V_VTD连到基准电压 的高电平还是低电平，其中基准电压由电阻串分压产生。计数器和多路选择器通过判决，决 定每个校正时钟周期反馈到补偿电容晶体管源漏极的电压，进而调整比较器输出端的负载电 容。当补偿电容变化到使得比较器输出在高低电平间交替转换，说明校正过程结束。校正结 果被存储到计数器中，校正电路在比较器正常工作的情况下关断。该比较器失调校正方法具 有如下缺点：首先，晶体管M_s和输入对晶体管M1和M2的连接点是浮空节点，会引入寄 生电荷，降低电路转换速度和精度。其次，该校正方法在校正阶段需要通过电阻串分压来提 供校正补偿电容一端的校正电平，为了保证电阻串分压的准确性，需要保证电阻串是单调、 线性的，这样，校正电压的产生过程就会引入不匹配因素，影响电路性能。

由此可知，相关技术中的比较器失调校正方法在电路精度等方面还不能很好地满足用户 的使用要求，有待改进。

本发明正是基于上述问题，而提出了一种基于电荷匹配的全对称四端动态比较器的失调 校正方法及系统。

下面参照附图描述根据本发明实施例提出的基于电荷匹配的全对称四端动态比较器的 失调校正方法。参照图4所示，该基于电荷匹配的全对称四端动态比较器的失调校正方法， 包括以下步骤：

步骤S101，根据时钟信号、复位信号和校正信号控制比较器进入失调校正状态。

步骤S102，向比较器的输入端输入共模电平信号。

步骤S103，控制与比较器的输出端相连的可调电容，以在可调电容的作用下使比较器 输出正负端电荷匹配，其中，可调电容通过将NMOS晶体管源极和漏极短接形成。本发明 的实施例根据通过调整可调电容使比较器输出正负端电荷匹配，从而实现比较器失调校正， 提高电路精度。

进一步地，在本发明的一个实施例中，上述的比较器具有第一输出信号和第二输出信号， 可调电容包括第一电容和第二电容，其中，第一电容的一端与第一输出信号相连，第一电容 的另一端与第一校正反馈信号相连，第二电容的一端与第二输出信号相连，第二电容的另一 端与第二校正反馈信号相连。更为具体地，第一电容和第二电容有多个晶体管并联构成。

在一些示例中，当比较器处于复位状态时，通过电平检测电路卸放浮空节点寄生电荷。

作为具体地示例，以下结合图5和图6详细描述本发明上述的基于电荷匹配的全对称四 端动态比较器的失调校正方法。

具体而言，如图4所示，V_IN1、V_IN2、V_REF1、V_REF2为比较器输入信号，OUTP’和OUTN’ 是比较器输出信号，CLK为时钟信号，RESET为复位信号，CALC为校正信号，CLKC为 通过比较器输出产生的周期性校正信号。当CLK为低电平时，比较器处于复位状态，失调 校正未开启。此时，M9、M10、M11、M12导通，节点XP和XN输出高电平，M13、M14 导通，比较器输出OUTP’和OUTN’置为低电平。节点OUTP、OUTN为高电平，CLKC为 低电平。与此同时，M21、M22导通，节点G、H置为低电平，卸放浮空节点寄生电荷。而 对于节点E和F，通过时钟CLK控制的电平检测电路实现复位。当时钟CLK为低电平，节 点E和F不是低电平时，电平检测电路工作，输出高电平，M3和M4导通，将节点E和F 置为低电平，此时，电平检测电路关断。当时钟CLK为高电平时，电平检测电路关断，对 比较器的比较过程无影响。在比较器复位阶段使用电平检测电路，既可以保证卸放节点E和 F的寄生电荷，提高速度，又可以避免M3和M4长时间导通对节点XP和XN复位电平的 影响。当CLK为高电平时，M1、M2导通，M5、M6、M7、M8导通，比较器对输入电压 进行比较。当比较器进行失调校正时，开关S1、S2、S3、S4断开，开关S5、S6、S7、S8 闭合，比较器输入端均接到共模电平V_CM。当RESET为高电平时，校正电路处于复位状态， 节点VCALP和VCALN为低电平，由NMOS管形成的可调电容均处于截止区。当RESET 为低电平时，同时CALC为高电平时，校正电路复位结束，可以进行比较器失调校正过程。 比较器的失调来源是工艺偏差导致的晶体管尺寸不匹配以及阈值电压偏差等因素，而其影响 会通过比较器输出信号OUTP’和OUTN’反映，所以校正过程就是在比较器输出端连接可调 电容，使比较器输出正负端电荷匹配。该可调电容通过将NMOS晶体管源极和漏极短接形 成，利用晶体管在不同工作区域电容不同，通过调节栅极电压，实现电容可调。可调电容 C1一端接比较器输出信号OUTP’，另一端接校正反馈信号VCALP；可调电容C2一端接比 较器输出信号OUTN’，另一端接校正反馈信号VCALN。此处的可调电容C1、C2并不是由 一个晶体管实现，而是多个晶体管的并联。

如果在校正阶段，当输入端均连接到V_CM时，比较结果是OUTP’为高电平，OUTN’为 低电平，经过反相器I1、I2取反后，OUTP为高电平，OUTN为低电平，CLKC为高电平。 节点I和节点J为低电平，节点K和节点L为高电平，M25、M28截止，M26、M27导通。 电容C3放电，节点VCALN电压维持不变，因为在RESET信号为高电平时，电容C3的电 荷已经被卸放，所以比较器输出节点OUTN’端负载电荷无变化；电容C4充电，节点VCALP 电压升高，可变电容C1电容值增大，比较器输出节点OUTP’端负载电荷增加。比较器输出 端OUTP’负载电荷增加会减慢OUTP’端高电平的形成，当负载电荷增加到一定值，会让比 较器输出信号OUTP’端输出高电平和低电平的概率相等，此时校正过程完成，比较器输出 正负端电荷匹配。当整个校正过程结束后，CALC为低电平，M25、M26、M27、M28全部 关断，校正反馈节点VCALN和VCALP的电压分别由电容C3和C4保持。开关S1、S2、 S3、S4闭合，开关S5、S6、S7、S8断开，比较器输入端接要比较的电压值，比较过程正常 进行。其中，该过程的控制信号的波形如图6所示。

综上，本发明上述实施例的方法首先保证了在电路复位阶段，比较器电路中没有浮空节 点。其次，比较器失调校正电路本身不存在明显的匹配问题，避免引入新的失配因素。此外， 比较器校正的补偿电容是接到比较器的输出端，所以避免了在比较器电路中间节点进行补偿 对输入信号精度的影响。该失调校正方法可以消除所有由工艺失配引起的晶体管尺寸不匹配 以及阈值电压偏差等匹配问题。

根据本发明实施例提出的基于电荷匹配的全对称四端动态比较器的失调校正方法，可实 现比较器电路中没有浮空节点，消除了浮空节点对比较器速度和精度的影响。另外，可消除 动态比较器中各种因素引起的失调。并且对比较器输出节点进行电容补偿，保证比较器输出 正负端电荷匹配，减小在中间级进行校正补偿对输入信号端的影响，提高电路精度。

本发明的进一步实施例还提供了一种基于电荷匹配的全对称四端动态比较器的失调 校正系统。

图7是根据本发明一个实施例的基于电荷匹配的全对称四端动态比较器的失调校正系 统的结构框图。如图7所示，该系统700包括：状态切换模块710、输入模块720和控制模 块730。

具体而言，状态切换模块710用于根据时钟信号、复位信号和校正信号控制比较器进 入失调校正状态。输入模块720用于向比较器的输入端输入共模电平信号。控制模块730用 于控制与比较器的输出端相连的可调电容，以在可调电容的作用下使比较器输出正负端电荷 匹配，其中，可调电容通过将NMOS晶体管源极和漏极短接形成。本发明实施例的系统根 据通过调整可调电容使比较器输出正负端电荷匹配，从而实现比较器失调校正，提高电路精 度。

进一步地，在本发明的一个实施例中，上述的比较器具有第一输出信号和第二输出信号， 可调电容包括第一电容和第二电容，其中，第一电容的一端与第一输出信号相连，第一电容 的另一端与第一校正反馈信号相连，第二电容的一端与第二输出信号相连，第二电容的另一 端与第二校正反馈信号相连。更为具体地，第一电容和第二电容有多个晶体管并联构成。

在一些示例中，该系统700还包括卸放模块740(图中未示出)。卸放模块740用于在 比较器处于复位状态时，通过电平检测电路卸放浮空节点寄生电荷。

对该系统700更为详细、具体地示例性描述参见上述对本发明实施例的方法的描述 部分，为减少冗余，此处不再赘述。

根据本发明实施例提出的基于电荷匹配的全对称四端动态比较器的失调校正系统，可 实现比较器电路中没有浮空节点，消除了浮空节点对比较器速度和精度的影响。另外，可消 除动态比较器中各种因素引起的失调。并且对比较器输出节点进行电容补偿，保证比较器输 出正负端电荷匹配，减小在中间级进行校正补偿对输入信号端的影响，提高电路精度

流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为，表示包括一 个或更多个用于实现特定逻辑功能或过程的步骤的可执行指令的代码的模块、片段或部 分，并且本发明的优选实施方式的范围包括另外的实现，其中可以不按所示出或讨论的 顺序，包括根据所涉及的功能按基本同时的方式或按相反的顺序，来执行功能，这应被 本发明的实施例所属技术领域的技术人员所理解。

在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实 现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执 行系统、装置或设备(如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、 装置或设备取指令并执行指令的系统)使用，或结合这些指令执行系统、装置或设备而使用。 就本说明书而言，"计算机可读介质"可以是任何可以包含、存储、通信、传播或传输程序以 供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机 可读介质的更具体的示例(非穷尽性列表)包括以下：具有一个或多个布线的电连接部(电 子装置)，便携式计算机盘盒(磁装置)，随机存取存储器(RAM)，只读存储器(ROM)， 可擦除可编辑只读存储器(EPROM或闪速存储器)，光纤装置，以及便携式光盘只读存储 器(CDROM)。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的 介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其 他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施 方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件 来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术 中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻 辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列(PGA)，现场可编程 门阵列(FPGA)等。

本技术领域的普通技术人员可以理解实现上述实施例方法携带的全部或部分步骤是可 以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，该 程序在执行时，包括方法实施例的步骤之一或其组合。

此外，在本发明各个实施例中的各功能单元可以集成在一个处理模块中，也可以是各个 单元单独物理存在，也可以两个或两个以上单元集成在一个模块中。上述集成的模块既可以 采用硬件的形式实现，也可以采用软件功能模块的形式实现。所述集成的模块如果以软件功 能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介 质中。

上述提到的存储介质可以是只读存储器，磁盘或光盘等。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、 或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含 于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的 是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或 多个实施例或示例中以合适的方式结合。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的， 不能理解为对本发明的限制，本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下 在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。