用于在差分电压模式驱动器中实现对称单端终接的装置

摘要

一种用于实现对称单端终接的差分电压模式驱动器包括具有预定义终接阻抗的输出驱动器电路系统。该差分电压模式驱动器还包括具有独立受控的第一部分和第二部分的输出驱动器副本。该第一部分和第二部分被独立控制以建立第一部分和第二部分的基本相等的导通电阻。该输出驱动器副本控制输出驱动器电路系统的预定义终接阻抗。

说明书

技术领域

本公开一般涉及电压模式驱动器。更具体地，本公开涉及一种用于在差分电 压模式驱动器中实现对称单端终接的装置。

背景技术

降低电路的功耗以增加电池寿命是主要设计考量之一，尤其在便携式应用中。 在许多串行化器/解串器(SerDes)设计中，像是符合底板标准(诸如M-PHY)的 那些设计，低摆幅差分输出驱动器方案能够达成低功耗和良好的信号完好性。在这 一方案中，存在两种类型的输出驱动器——电流模式驱动器和电压模式驱动器。与 电流模式驱动器相比，电压模式驱动器通过使用较小电流获得相同输出电压摆幅而 更为功率高效。电压模式驱动器可具有差分输出和/或单端输出。

在电压模式驱动器设计中，设计挑战之一在于如何设置有源输出电阻或阻抗 以与差分输出和单端输出两者中的恰当终接阻抗相匹配以满足设计规范。例如，恰 当终接阻抗可使得电压模式驱动器能够满足关于回波损耗、输出共模电压以及单端 /差分输出电阻方面的规范。先前的解决方案将差分输出电阻设置为恰当终接阻抗。 然而，先前的解决方案未能平衡单端输出电阻并且无法被设置成实现恰当终接阻 抗。此不足可能导致共模电压漂移、不同输出线上的不同反射、以及甚至导致单端 输出电阻漂移到不合规范。由此，存在对改进的集成电路以及控制输出阻抗的改进 的方法的需求。

概述

根据本公开的一些方面，一种装置包括具有预定义终接阻抗的输出驱动器电 路系统。该装置还包括具有独立受控的第一部分和第二部分的输出驱动器副本。该 第一部分和第二部分被独立控制以建立第一部分和第二部分的基本相等的导通电 阻。该输出驱动器副本控制输出驱动器电路系统的预定义终接阻抗。

根据本公开的一些方面，一种方法包括控制电压模式驱动器的输出驱动器副 本的第一部分。该方法还包括独立地控制该输出驱动器副本的第二部分以建立第一 部分和第二部分的基本相等的导通电阻。该独立控制创建了电压模式驱动器的平衡 单端输出电阻。

根据本公开的一些方面，一种设备包括用于驱动具有预定义终接阻抗的电压 模式驱动器的输出的装置。该设备还包括用于复制出输出驱动器装置的副本的装 置，其通过独立地控制该副本装置的第一部分和第二部分以建立第一部分和第二部 分的基本相等的导通电阻来复制出输出驱动器装置的副本。该副本装置控制输出驱 动装置的预定义终接阻抗。

这已较宽泛地勾勒出本公开的特征和技术优势以力图使下面的详细描述可以 被更好地理解。本公开的其他特征和优点将在下文描述。本领域技术人员应该领会， 本公开可容易地被用作改动或设计用于实施与本公开相同的目的的其他结构的基 础。本领域技术人员还应认识到，这样的等效构造并不脱离所附权利要求中所阐述 的本公开的教导。被认为是本公开的特性的新颖特征在其组织和操作方法两方面连 同进一步的目的和优点在结合附图来考虑以下描述时将被更好地理解。然而要清楚 理解的是，提供每一幅附图均仅用于解说和描述目的，且无意作为对本公开的限定 的定义。

附图简要说明

本公开的特征、本质和优点将因以下结合附图阐述的具体描述而变得更加明 显。

图1是解说现有技术电压模式驱动器和电路系统的示意图，其包括用于控制 输出阻抗的输出驱动器电路系统的副本。

图2是解说根据本公开的一些方面的包括对称单端输出电阻的示例性电压模 式驱动器的示意图。

图3解说根据本公开的一方面的用于在差分电压模式驱动器中实现对称单端 终接的方法。

图4示出其中可有利地采用本公开的实施例的示例性无线通信系统。

详细描述

以下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践 本文中所描述的概念的仅有的配置。本详细描述包括具体细节以便提供对各种概念 的透彻理解。然而，对于本领域技术人员显而易见的是，没有这些具体细节也可实 践这些概念。在一些实例中，以框图形式示出众所周知的结构和组件以避免湮没此 类概念。

本公开的一些方面实现具有恰当终接阻抗的对称单端输出电阻或阻抗并且从 而使差分和单端终接两者均获益。

已开发出具有片上终接的许多不同类型的驱动器电路以增进高速数据通信中 的信号完好性。例如，片上终接是通过将收发机的输出阻抗与传输介质的输入阻抗 相匹配来提供传输介质上收发机之间的增进的信号完好性。

图1解说了示例性现有技术差分电压模式驱动器100，其包括用于控制输出阻 抗的输出驱动器电路系统116的副本112。该差分电压模式驱动器100包括发射机 段102和接收机段104。电压模式驱动器和电路系统100的发射机段102包括串行 化器/解串器110、副本电路系统112、预驱动器114、输出驱动器电路系统116、 电压调节器118、运算透射放大器(OTA)120、第一电压源VDD、第二电压源 VSS和电流镜I1。接收机段104包括可变电阻器140和142、电容器146以及第二 电压源VSS。发射机段102经由传输线106和108耦合至接收机段104。传输线 106和108传送数据。在一种示例性配置中，传输线具有50欧姆的特征阻抗。

串行化器/解串器(SerDes)110可耦合至预驱动器，以使得SerDes110处接 收到的并行数据被转换成串行输出。SerDes110的输出将差分信号驱动进入传输介 质141(例如，50欧姆传输介质)。差分信号驱动具有共模噪声抑制的优点，因为 这两个信号看到的任何噪声被差分信号传递所抵消。

副本电路系统112或反射器是输出或输出驱动器电路系统116的副本。副本 电路系统112包括驱动器晶体管T1、驱动器晶体管T2、可变电阻器128以及第二 电压源VSS。驱动器晶体管T1的源极例如可耦合至电流镜I1，栅极耦合至OTA120 而漏极耦合至可变电阻器128。驱动器晶体管T2的漏极可耦合至可变电阻器R、 栅极可耦合至OTA120的输出节点134，而源极可耦合至第二电压源VSS。

副本电路系统112产生用于预驱动器114的电压Vr(例如，经调节电压)供 应。在图1的实现中，经调节的电压Vr是用于晶体管T1和T2两者的偏置电压。 经调节的电压Vr可基于晶体管T1和T2之间的阻抗匹配在单个反馈环路中产生。 具体地，运算透射放大器120在节点134和143处生成经调节的电源电压或偏置电 压Vr，其分别对应于晶体管T1和T2的栅极电压。晶体管T1和T2和运算透射放 大器120形成单个反馈环路，其中来自输出驱动器电路系统116的副本的输出被反 馈到运算透射放大器120的输入中。该单个反馈环路控制包括晶体管T1和晶体管 T2在内的两个参数。

运算透射放大器120向副本电路系统112提供恒定电压。输入Vref_0p4v由输 出电压摆幅来定义。电流镜I1向副本电路系统112提供恒定电流以基于该恒定电 压达成副本电路系统112的期望电阻。副本电路系统112控制预驱动器114，其控 制输出驱动器电路系统116的输出阻抗。预驱动器114的输出摆幅由经调节的电压 Vr来设定，Vr还控制电压模式驱动器的输出阻抗。预驱动器114在例如0伏特和 真实电压(诸如经调节的电压或偏置电压Vr)之间翻转。输出驱动器电路系统输 出摆幅由来自电压调节器118的基准电压Vref来调节。输出驱动器电路系统116 选择性地耦合至传输线106和108。

输出驱动器电路系统116包括晶体管T3、T4、T5和T6。输出驱动器电路系 统116的晶体管T3和T5对应于副本电路系统112的晶体管T1。输出驱动器电路 系统116的晶体管T4和T6对应于副本电路系统112的晶体管T2。输出驱动器电 路系统116由副本电路系统112驱动，以使得副本电路系统112的对应晶体管和输 出驱动器电路系统116的晶体管的阻抗在正常工作期间是等效的。副本电路系统 112的晶体管T1和T2是输出驱动器电路系统116中的晶体管T3、T4、T5和T6 的复制。

副本电路系统112中的驱动器晶体管T1和T2的导通电阻之和由OTA120基 于反馈环路来控制。然而，驱动晶体管T1和T2中的每一个晶体管的导通电阻可 以改变，只要驱动晶体管T1和T2中的每一个晶体管的导通电阻之和恒定即可。 基于OTA120的经调节电压Vr可以是用于驱动晶体管T1和T2的偏置电压。该 偏置电压可以改变，以使得晶体管T1和T2的阻抗之和合计达一预定值，例如， 100欧姆，其中驱动晶体管T1和T2的阻抗不相等。这些阻抗是不相等的，因为晶 体管T1和晶体管T2两者均由单个环路控制，其中副本电路系统112的输出被反 馈到OTA120的输入中。因为驱动晶体管T1和T2不是独立受控的，因此它们的 导通电阻可以不相等。

尽管图1的配置可以将差分输出电阻设置为恰当终接阻抗并且达成良好的差 分终接，但如果T1的导通电阻不等于T2的导通电阻，则这一配置的单端输出电 阻可能不平衡。图1配置的这一特征可能导致共模电压漂移、不同输出线上的不同 反射、以及甚至可能导致单端输出电阻不合规范。

因此，输出驱动器电路系统116的根据传输线阻抗的恰当终接阻抗是合乎需 要的。将输出驱动器电路系统116的输出阻抗匹配到传输线106和108的阻抗可例 如避免传输线106和108之间的反射。具体地，实现获益于差分和单端终接两者的 能够提供具有恰当终接阻抗的对称单端输出电阻的电压模式驱动器是合乎需要的。

图2解说了电压模式驱动器和电路系统200，其包括用于控制输出阻抗的输出 驱动器电路系统216的改善副本212。该电压模式驱动器和电路系统200包括发射 机段202和接收机段104。发射机段202经由传输线106和108耦合至接收机段104。 发射机段202包括SerDes110、输出驱动器电路系统216的副本212、预驱动器114、 改进的驱动器电路系统216、电压调节器118、第一运算跨阻抗放大器OTA1、第 二运算跨阻抗放大器OTA2、第一电压源VDD、第二电压源VSS以及电流镜I1。 与图1中的解说类似，接收机段104包括可变电阻器140和142、电容器146以及 第二电压源VSS。如先前所提及的，传输线106和108可具有50欧姆的特征阻抗。

输出驱动器电路系统216包括晶体管T5、T6、T7、T8、T9、T10、T11和T12。 输出驱动器电路系统216的晶体管T5和T9对应于副本电路系统212的晶体管T1。 输出驱动器电路系统216的晶体管T10、T11和T12对应于副本电路系统212的晶 体管T2、T3和T4。输出驱动器电路系统216的晶体管T6、T7和T8对应于副本 电路系统212的晶体管T2、T3和T4。第二基准电压Vr2被设置成确保节点A上 的电压基本等于Vref_0p2v以及节点B的电压的一半。恰当地设置Vr2的值确保 了上半部和下半部之间的导通电阻基本相等。输出驱动器电路系统216由副本电路 系统212驱动，以使得副本电路系统212的对应晶体管和输出驱动器电路系统216 的晶体管的阻抗在正常工作期间是等效的。因为匹配输出阻抗是合乎需要的，因此 输出驱动器电路系统216应当具有等于传输线的特征阻抗的输出阻抗。

副本电路系统212或反射器是输出驱动器电路系统216的副本。在本公开的 一些方面，第二副本电路系统212包括两个独立受控部分。第一受控部分与第一 OTA OTA1相关联，而第二受控部分与第二OTA OTA2相关联。具体地，第一受 控部分包括晶体管T1和电阻器238，而第二受控部分包括晶体管T2、T3和T4以 及电阻器240。

第一OTA OTA1和第二OTA OTA2向副本电路系统212提供恒定电压。电流 镜I1向副本电路系统212提供恒定电流以基于该恒定电压达成副本电路系统212 的期望电阻。在本公开的一些方面，第一OTA OTA1向第一受控部分提供恒定电 压，而第二OTA OTA2向第二受控部分提供恒定电压。

副本电路系统212产生用于预驱动器114的电压Vr1(例如，经调节或偏置电 压)供应。偏置电压Vr1控制预驱动器114，其控制输出驱动器电路系统216的输 出阻抗。偏置电压Vr1基于副本电路系统212的各晶体管之间的阻抗匹配。阻抗 匹配可通过将第一受控部分的阻抗匹配到第二受控部分的阻抗来实现。第一受控部 分的阻抗基于第一反馈环路实现。第二受控部分的阻抗基于第二反馈环路实现。

晶体管T2、T3、T4、可变电阻器238以及第二OTA OTA2形成第二反馈环 路，其中来自第二受控部分的输出被反馈到第二运算透射放大器OTA2的输入中。 晶体管T1、可变电阻器238以及第一OTA OTA1形成第一反馈环路，其中来自第 一受控部分的输出被反馈到第一OTA OTA1的输入中。第一环路控制晶体管T1 的阻抗，而第二环路控制晶体管T2、T3、T4的阻抗。除了在OTA1的输入处接收 的反馈输入以外，OTA1还接收由输出电压摆幅定义的第二输入Vref_op4v。除了 在OTA2的输入处接收的反馈输入以外，OTA2还接收作为Vref_op4v值的分数(例 如，二分之一)的第二输入Vref_op2v。在一示例性配置中，Vref_op2v是0.2V而 Vref_op4v约为0.4V，以使得第一受控部分的导通电阻基本等于第二受控部分的导 通电阻。

如上所提及的，第二OTA OTA2的输出处的第二基准电压Vr2允许节点A处 的电压处于节点B的电压与接地之间的半途。通过改变第二OTA OTA2的第二基 准电压Vr2，(第一受控部分的)T1的导通电阻就可被配置成等于(第二受控部 分的)T2、T3和T4的组合的导通电阻。这一实现能够达成针对差分和单端终接 两者均具有恰当终接阻抗的对称单端输出电阻。

具体地，副本电路系统212生成经调节的电压Vr。预驱动器114的输出摆幅 由经调节的电压Vr来设定，经调节的电压Vr还控制电压模式驱动器的输出阻抗。 预驱动器114在例如0伏特和真实电压(诸如经调节的电压或偏置电压Vr)之间 翻转。电压模式驱动器的输出摆幅由来自电压调节器118的基准电压Vref来调节。 输出驱动器电路系统116选择性地耦合至传输线106、108。当预驱动器114的反 相器258导通或处于“高”时，电压模式驱动器的晶体管T5按照与副本电路系统 212的晶体管T1相同的方式被偏置。在正常操作下，晶体管T5的阻抗与晶体管 T1的阻抗相同。例如，如果晶体管T1的阻抗是50欧姆，则晶体管T5的阻抗也 是50欧姆。晶体管T5的这一特征基于预驱动器114处的开关实现还适用于晶体 管T9。

类似地，当预驱动器114的反相器260导通或处于“高”时，输出驱动器电 路系统216的晶体管T10、T11和T12按照与副本电路系统212的晶体管T2、T3 和T4相同的方式被偏置。在正常操作下，跨晶体管T10、T11和T12的阻抗与跨 晶体管T2、T3和T4的阻抗相同。例如，如果跨晶体管T2、T3和T4的阻抗是50 欧姆，则跨晶体管T10、T11和T12的阻抗也是50欧姆。晶体管T10、T11和T12 的这一特征取决于预驱动器114处的开关实现还适用于晶体管T6、T7和T8。结 果，从接收机角度所观测到的传输线106的阻抗(例如，50欧姆)与观测到的传 输线108的阻抗(例如，50欧姆)等效。这一特征与图1的解说正相反，在图1 的解说中从接收机角度观测到的传输线106的阻抗可能与观测到的传输线108的阻 抗不等效。

尽管其中受控部分由第一和第二OTA OTA1、OTA2等独立控制，但这些受 控部分是相同副本电路系统212的一部分。在一些方面，这些受控部分可以是分开 且独立的电路，但彼此耦合。对两个分开部分的独立控制是合乎需要的，以确保第 一受控部分的电阻或有效导通电阻等于第二受控部分的电阻或有效导通电阻。通过 确保第一受控部分(包括T1)和第二受控部分(包括T2、T3和T4)具有基本相 等或相等的有效导通电阻，差分输出和单端输出两者均能够具有恰当终接阻抗。

通过具有两个独立受控部分，图2的实现达成了具有恰当终接阻抗的对称单 端输出阻抗，并且使差分和单端终接两者获益。此外，对总体电压驱动器电路的面 积或功耗的实现影响微乎其微或很低。

图3解说根据本公开的一方面的一种用于在差分电压模式驱动器中实现对称 单端终接的方法。在框300，该方法开始于控制电压模式驱动器的输出驱动器副本 的第一部分。在框302，该方法包括独立地控制该输出驱动器副本的第二部分。独 立控制建立了第一和第二部分的基本相等的导通电阻。从而，得到电压模式驱动器 的平衡的单端输出电阻。.

在一种配置中，该设备包括用于驱动具有预定义终接阻抗的电压模式驱动器 的输出的装置。在本公开的一方面，该输出驱动装置可以是被配置成执行输出驱动 装置所叙述的功能的输出驱动器216。在一种配置中，该设备包括用于复制出输出 驱动器装置的副本的装置，其通过独立控制副本装置的第一和第二部分来复制出输 出驱动器装置的副本。在本公开的一方面，该副本装置可以是被配置成执行该副本 装置所叙述的功能的输出驱动器的副本212、运算跨阻抗放大器OTA1和/或OTA2。

图4示出其中可有利地采用改进的差分电压模式驱动器的实施例的示例性无 线通信系统400。出于解说目的，图4示出了三个远程单元420、430和450以及 两个基站440。将认识到，无线通信系统可具有多得多的远程单元和基站。远程单 元420、430和450包括改进的差分电压模式驱动器。图4示出从基站440到远程 单元420、430、和450的前向链路信号480，以及从远程单元420、430、和450 到基站440的反向链路信号490。

在图4中，远程单元420被示为移动电话，远程单元430被示为便携式计算 机，而远程单元450被示为无线本地环路系统中的位置固定的远程单元。例如，远 程单元可以是蜂窝电话、手持式个人通信系统(PCS)单元、便携式数据单元(诸 如个人数据助理)、或者位置固定的数据单元(诸如仪表读数装备)。尽管图4 解说了可采用根据本公开的教导的改进的差分电压模式驱动器的远程单元，但本公 开并不限于所解说的这些示例性单元。例如，可以在任何设备中合适地采用根据本 公开的各实施例的改进的差分电压模式驱动器。

尽管已阐述了特定电路系统，但是本领域技术人员应当领会，并非所有所公 开的电路系统都是实践所公开的实施例所必需的。此外，某些众所周知的电路未被 描述，以便保持专注于本公开。

本文中所描述的方法体系取决于应用可藉由各种手段来实现。例如，这些方 法体系可在硬件、固件、软件或其任何组合中实现。对于硬件实现，这些处理单元 可以在一个或多个专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号 处理器件(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、处 理器、控制器、微控制器、微处理器、电子器件、设计成执行本文中所描述功能的 其他电子单元或其组合内实现。

对于固件和/或软件实现，这些方法体系可以用执行本文所描述功能的模块(例 如，规程、函数等等)来实现。有形地体现指令的任何机器或计算机可读介质可用 于实现本文中所描述的方法体系。例如，软件代码可被存储在存储器中并由处理器 执行。当由处理器执行时，执行中的软件代码生成实现本文所呈现的教导的不同方 面的各种方法体系和功能性的操作环境。存储器可以实现在处理器内部或处理器外 部。如本文所使用的，术语“存储器”是指任何类型的长期、短期、易失性、非易 失性、或其他存储器，且并不限于任何特定类型的存储器或特定数目的存储器、或 记忆存储在其上的介质类型。

存储有定义本文所述方法体系和功能的软件代码的机器或计算机可读介质包 括物理计算机存储介质。存储介质可以是能被计算机访问的任何可用介质。作为示 例而非限制，这些计算机可读介质可包括RAM、ROM、EEPROM、CD-ROM或 其它光盘存储、磁盘存储或其它磁存储设备、或可被用来存储指令或数据结构形式 的期望程序代码且可被计算机访问的任何其它介质。如本文所使用的，盘(disk) 和/或碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用碟(DVD)、软盘 和蓝光碟，其中盘常常磁性地再现数据而碟用激光来光学地再现数据。上述的组合 也应被包括在计算机可读介质的范围内。

除了存储在计算机可读介质上，指令和/或数据还可作为包括在通信装置中的 传输介质上的信号来提供。例如，通信装置可包括具有指示指令和数据的信号的收 发机。这些指令和数据被配置成使一个或多个处理器实现权利要求中叙述的功能。

尽管已详细描述了本教导及其优点，但是应当理解，能在本文中作出各种改 变、替代和变更而不会脱离如由所附权利要求所定义的本教导的技术。而且，本申 请的范围并非旨在被限定于说明书中所描述的过程、机器、制造、物质组成、装置、 方法和步骤的特定方面。因为本领域普通技术人员将容易地从本公开领会到，根据 本教导，可以利用现存或今后开发的与本文所描述的相应方面执行基本相同的功能 或达成基本相同的结果的过程、机器、制造、物质组成、装置、方法或步骤。因此， 所附权利要求旨在将这样的过程、机器、制造、物质组成、装置、方法或步骤包括 在其范围内。