可用于现场测试的LXI嵌入式可重配置通用测试平台

摘要

本发明公开了一种可用于现场测试的LXI嵌入式可重配置通用测试平台，主要包括核心控制单元、FPGA集成测试单元、仪器功能单元、测试程序集和Web服务器等。模块化的硬件设计利用紧凑坚固的便携机箱对功能模块进行可靠紧密的连接；核心控制单元完成整个系统的控制和通信；集成测试单元主要完成各测试仪器的逻辑功能；仪器功能单元主要完成信号的转换。本发明基于LXI标准设计，具备多种通信方式，适合移动测试，便于二次开发；硬件上模块化设计，结构紧凑，体积小重量轻；软件上符合IVI、SCPI、ATML等标准，通用性强；仪器具有很强的数据处理能力，具备多通道并行测试和软硬件在线可重配置功能；仪器的使用只要通过浏览器即可远程操作仪器和对仪器进行在线配置。

说明书

技术领域

本发明属于自动化测试领域，涉及基于LXI总线的通用测试领域，另外还涉及基于 DaVinci架构的嵌入式处理器以及可编程逻辑器件的软硬件可重配置并行测试技术。

背景技术

随着技术的发展，自动测试系统也经历了专用仪器阶段、台式仪器积木型阶段、模块化 阶段到现在网络化阶段。现代测试系统在测试性能、可维护性、扩展性等方面均取得了巨大 进步，对各项技术的发展起到巨大推动作用。虽然基于PCI、VXI、PXI等总线技术的测试系 统仍然是测试的主流，但是随着人们对测试设备的便携性、灵活性、通用性、模块化等测试 的要求越来越苛刻，这些传统的测试设备在很多使用现场已经不太适合。为了适应自动测试 系统中大数据量吞吐、通用集成、模块化等测试需求，LXI总线标准在自动测试领域中也受 到越来越多的关注。LXI总线是测试界近年来最新提出的一项标准，基于网络技术，具有无 限灵活性，不受尺寸限制，可与其它任意类型测试系统混合，因此LXI将是未来测试系统的 一个发展趋势。

随着当前各种设备复杂程度越来越高，对这些设备的现场移动测试提出越来越高的要求， 而传统的测试设备普遍存在着功能专一、体积大、成本高等缺点，这些测试仪器很难应用于 现场实时测试，得耗费大量人力物力，效率低下，有些测试设备甚至不能在复杂的电磁环境 下正常使用。另外当被测对象变化时，测试仪器无法灵活的做出改变以适应新的要求，甚至 得重新研制。基于嵌入式处理器的测试平台可以使测试系统具备机动灵活性、远程操控性， 但是这种类型的测试设备目前虽然种类繁多，但缺乏统一标准，通用性较差，无法适应于多 种测试场合。因此现代测试系统都希望能够做到标准化、模块化、小型化，具备一定的软硬 件可重构能力。软件上随着处理器的发展，其标准化、模块化和可重构能力已经提高很多， 但是无法从根本上解决仪器的通用性问题，这就希望能够实现硬件的可重构。近年来，随着 大规模高性能的现场可编程逻辑器件的发展，实时电路重构(Reconfiguration of circuitry  at runtime)技术逐渐成为计算机领域和测试测量领域研究的新热点。其最大特点是利用可编 程逻辑器件可多次擦写和重复配置逻辑状态的特性，通过软件设计，根据测试需求在线改变 系统硬件结构，从而配置成不同功能的测试模块。基于实时电路重构技术的可重配置系统 (Reconfigurable System)在并行测试领域具有广泛的应用，而且可以根据被测对像的不同 灵活改变测试电路，使测试系统具有很高的通用性。

发明内容

本发明的目的是为了解决当代大部分复杂电子设备的现场便携测试需求，克服目前测试 系统普遍存在的功能专一、体积大、成本高等缺点，提出了基于多核嵌入式多媒体处理器及 大容量FPGA器件，开发出现场可灵活配置的无线LXI总线便携式通用测试平台，能够满足 各种复杂设备现场维护保障的测试需求，同时具有抗恶劣环境、体积小重量轻、测试功能灵 活配置、适应对象广泛等特点。

本发明的可用于现场测试的LXI嵌入式可重配置通用测试平台，系统电路部分包括核心 控制单元、FPGA集成测试单元、仪器功能单元和通信单元，核心控制单元由电源板和核心 控制板构成；系统机械部分包括紧凑坚固便携机箱和仪器适配面板；系统软件部分包括FPGA 仪器逻辑单元、测试程序集和Web服务器；

核心控制单元由电源板和核心控制板构成；电源板包括27V/±12V转换模块、27V/5V 转换模块、5V/3.3V转换模块、5V/1.8V转换模块；电源板将外部电源转换成系统所需要的 多种电源，同时兼顾不同模块对电源质量以及功率的要求，做到多路合理分配输出，降低电 源干扰；核心控制板包括核心板、CPLD、以太网接口、UART接口及调试用的RS232C串 口等；OMAP3530核心板通过B2B接口安装在底板上；核心控制板实现测试信息的人机交 互，测试信号的信号处理以及测试系统的控制；基于DaVinci架构的OMAP3530双核处理 器保证控制板在实现对底层信号进行处理的同时还能可靠地完成整个系统的控制任务，DSP 的强大数据处理功能使得信号的处理更加高效，同时不影响ARM控制功能；CPLD用于 FPGA的在线配置，并完成ARM外围总线的接口管理，实现与FPGA通信；在上电情况下， 如果用户需要改变仪器功能，从上位机发送命令给OMAP3530核心板，再由OMAP3530 核心板通知CPLD重新配置FPGA中的FPGA逻辑电路；

电源板通过相应的接插件与核心控制板平行对接起来组成核心控制单元，整个单元通过 高速SCSI-80接口与FPGA集成测试单元连接起来；

FPGA集成测试单元主要包括FPGA、SDRAM、电平驱动器以及扩展接口，其中FPGA 器件是实现大规模信号激励测试所需仪器功能单元的硬件基础，所有的测试仪器的具体逻辑 实现、时序控制、数据存储以及预处理均在FPGA上实现；FPGA的并行特性保证了整个 测试仪器的多通道并行处理能力，而FPGA的可重配置保证测试功能的多样性，可以根据用 户需要重新配置测试功能；FPGA另一主要功能是实现核心控制板与仪器功能板之间的数据 处理及通信功能；

FPGA数字I/O口分为6组，每组IO定义相同，这些IO与电源、地共同组成一个完整 的接口，共可与6块仪器功能板连接；每块仪器功能板均用统一的DB26连接器连接起来， 保证测试仪的通用性及可扩展性，有利于仪器二次开发。

仪器功能单元作为前端I/O设备，任务是完成信号的输入/输出功能，与FPGA集成测 试板连接，共同实现仪器测试功能；仪器功能单元主要包括A/D转换板、D/A转换板、频 率/相位测量板、数字I/O板以及视频信号采集板等；

通信控制单元是主要包括通信控制模块、CAN模块、无线ZigBee模块、无线Wifi模块， 其中CAN模块、无线ZigBee模块均通过UART接口与核心控制板的完成通信，无线Wifi 模块基于IEEE802.11标准实现无线网络通信，有线LAN通信方式直接引出，不同的通信 模式完成相同的仪器控制功能；通信控制模块根据用户的通信模式配置信息选择具体的通信方 式；用户可以自行选择需要的通信方式以迅速与各种智能终端建立连接，提高测试系统对测 试环境的适应性、灵活性；

紧凑加固便携机箱是专为严酷环境和狭小区域条件下的应用而设计的，保证了核心控制 单元、FPGA集成测试单元以及可更换的仪器功能单元之间可靠连接；机箱整体结构紧凑， 体积小重量轻，可单手移动，适合于现场测试；整个机箱采用全金属结构，利于抗电磁干扰；

仪器适配面板针对特定的测试对象，将各个功能卡的测试信号线，以及通信线、电源线 通过转接线缆接到与测试对象相适应的航空插头。另外还有必要的开关和指示灯，方便用户 操作；仪器适配面板的形状适应整个机箱，能直接安装在机箱上方，配合紧密；

该测试仪器的结构决定了其具有很好的通用性，用户在需要测试新的对象时可以自行选 择配合适的测试功能卡，设计不同的仪器适配面板，并修改相应的程序集，从而能以最少的 硬件代价和软件重新开发需求来实现不同的测试仪器功能；

FPGA仪器逻辑单元主要是各个测试仪器的具体逻辑实现，其底层仪器时序逻辑电路负责 完成对仪器功能板的时序控制和数据通信，其上层的总线接口单元负责与核心控制板通信；处 理器通过底层的总线驱动程序与FPGA仪器功能单元进行通信，同时再按照IVI-C仪器驱动 标准将这些不同功能单元封装成统一的驱动接口，以便供上层调用；

测试程序集是该测试仪器根据具体测试对象所能提供的多种测试程序的总和，用户可以随 时根据需要进行选择性配置，包含应用程序层、仪器驱动层和信号处理层；

应用程序的结构自上而下分为通信接口层、命令解析层、系统管理层；通信接口层负责通 信模式的选取和系统通信通道的建立，是人机交互的桥梁，该层提供网络、CAN以及ZigBee 等多种通信方式的标准接口函数；为了增强互操作性，本LXI仪器根据SCPI标准制定了统一 的数据通信协议，所有上位机传递下来的用户操作命令均封装成SCPI格式的命令；命令解析 层将数据和信息从通信接口接收到的SCPI命令中提取出来，然后传递给相应仪器驱动实现仪 器的操作，相当于仪器识别用户操作过程中的翻译官；系统管理层以一个独立的线程存在，创 建特定的数据结构，用以表示测试信息，包括测试结果报告、测试描述、仪器描述等；

仪器驱动层的将各类功能仪器的设备驱动的操作函数接口进行封装，向应用程序提供统一 的函数调用接口；所有仪器驱动均通过底层的总线设备驱动与各个FPGA仪器逻辑单元进行通 信，采用模块化设计，按照IVI-C仪器驱动标准进行封装，提高了仪器的标准化，便于系统在 软件上进行升级；

信号处理层实现对系统采集的数据作进一步算法分析，主要包括用户定制的多个DSP算 法软件，采用模块化设计，集成在算法服务器上，并基于DaVinci技术的xDAIS/xDM标 准实现各个算法策略的VISA接口，供应用程序调用；这些DSP算法软件，应用程序通过仪 器驱动调用CodecEngine使之运行于DSP端，效率高且不影响ARM核的控制任务，保证 了系统软件的并行运行性能；

使用网络通讯时用户通过上位机操作系统的浏览器访问LXI仪器的网页，该网页是通过 嵌入式Web服务器实现的；Web服务器采用Apache服务器实现，用于与测试程序集的 Socket服务器之间的数据通信；其中Socket的数据格式均以符合LXI规范的程控仪器命 令标准SCPI进行编写；用户通过网页下载、更换和配置仪器的测试程序集，达到软件在线 重构的目的；使用CAN和ZigBee通讯时用户在上位机通过VS开发的软件界面完成对仪器 的控制，该软件发出的操作命令也按照LXI规范的程控仪器命令标准SCPI进行编写，通过 通信接口发送到仪器的命令缓存区，仪器再去读缓存进行解析；因此整个仪器的软件在采用 不同通信方式时仅仅在接收上位机命令时采用的通信处理方式不同，其它部分是完全兼容的， 具有很好的互换性和通用性。

本发明的优点在于：

（1）基于LXI标准设计，具有软硬件在线可重构能力，易与其它测试系统进行融合，便于 二次开发；

（2）具有多种无线或有线通信方式，具有相同的仪器控制功能，使用非常方便灵活，可满 足多种现场控制需求；

（3）硬件采用模块化结构，机箱结构紧凑、抗干扰性强、散热性能良好、体积小、重量轻， 便于携带，非常适合应用于现场测试；

（4）层次化的系统软件符合IVI、SCPI、ATML等标准，实现了网络通信、测试命令解析 和仪器驱动等功能的分层封装，模块化设计，易于升级；

（5）仪器具备多通道并行测试能力，用户可根据不同的测试需求选择不同的测试功能板卡， 具有很好的通用性；

（6）使用基于DaVinci架构的嵌入式处理器，具有很强数据处理能力以及系统控制功能。

附图说明

图1为本发明的硬件整体结构示意图；

图2为本发明的电源板原理框图图；

图3为核心控制板原理框图；

图4为FPGA集成测试单元原理框图；

图5为仪器功能单元原理框图；

图6A/D转换板电路结构图；

图7D/A转换板电路结构图；

图8数字I/O板电路结构图；

图9为通信控制单元原理框图；

图10为本发明的软件整体结构示意图；

图中：

1-电源板                2-核心控制板          3-FPGA集成测试单元

4-仪器功能单元          5-仪器适配面板        6-通信控制单元

7-FPGA仪器逻辑单元      8-测试程序集          9-Apache Web服务器

101-27V/±12V转换模块   102-27V/5V转换模块    103-5V/3.3V转换模块

104-5V/1.8V转换模块

201-核心板              202-CPLD模块          203-外部通信接口模块

301-大容量FPGA模块      302-RAM存储模块       303-电平驱动模块

401-A/D转换功能板       402-D/A转功能板       403-频率激励/测量板

404-数字IO板

601-通信控制模块        602-CAN模块           603-ZigBee模块

604-Wifi模块

具体实施方式

下面将结合附图和实施例对本发明作进一步的详细说明。

本发明是一种可用于现场测试的无线LXI嵌入式可重配置通用测试平台，如图1所示， 硬件部分主要包括核心控制单元的电源板1和核心控制板2以及FPGA集成测试单元3、仪 器功能单元4、仪器适配面板5、通信控制单元6，如图7所示，软件部分主要包括FPGA 仪器逻辑单元7、测试程序集8、Web服务器9。

本发明的硬件整体结构如图1所示，为了能在严酷环境和狭小区域条件下应用，实际设 计了专门的紧凑坚固便携机箱，保证了核心控制单元的电源板1和核心控制板2、FPGA集 成测试单元3以及可更换的仪器功能单元4之间可靠连接，整个机箱尺寸不超过30^＊15^＊20， 结构紧凑，属于全金属结构，有利于抗电磁干扰。电源板1和核心控制板2对接起来组成核 心控制单元安装在机箱的控制盒内，在设计控制盒机械形状时充分考虑嵌入式控制器散热结 构热传导、电源模块热传导，内部热量通过外接散热片、包装结构向环境耗散，系统内部散 热、热传导设计工艺上尽量达到最优化。整个控制盒通过SCSI-80接口与机箱底部的FPGA 集成测试单元3平行对接起来，对接时有相应的机械对接配合槽和螺丝使二者紧密牢靠的结 合在一起。机箱底部安装FPGA集成测试单元3，并且机箱底部有较厚的散热铝板通过导热 硅胶与FPGA直接接触，以保证FPGA的散热。仪器功能单元4安装在FPGA集成测试板 上方，通过统一接口DB26连接，方便更换以及扩展；各仪器功能单元4使用夹具固定在机 箱中，保证结构牢靠，同时拆装也很方便。机箱在结构设计中采用高强度铝材数控切削加工， 在保证系统整体强度的基础上降低重量，同时采用欧卡结构的标准化紧固件、导轨滑槽。整 个机箱因此机箱整体结构紧凑坚固，体积小、重量轻、散热性好，可单手移动，对于不同场 地测试十分方便。

电源板1如图2所示，主要包括27V/±12V转换模块101、27V/5V转换模块102、 5V/3.3V转换模块103、5V/1.8V转换模块104。实际中一个较复杂的嵌入式系统对电源种 类的需求往往比较多，另外对电源质量的要求也比较高。所以本发明的电源系统设计在空间上 做集中设计，一方面便于电源的统一管理和散热系统的设计，另一方面有利于降低电源系统对 信号系统的强烈电磁辐射和干扰。本发明电源芯片主要包括LM2596和DCDC电源模块 4NIC-DC24-2L以及低压线性稳压源TPS73701。27V/±12V转换模块101主要是用 DCDC电源模块4NIC-DC24-2L将27V输入转化为±12V电源，27V/5V转换模块102 主要利用LM2596将27V输入电源产生5V电源，5V/3.3V转换模块103和5V/1.8V转 换模块104主要利用TPS73701将5V电源转化为系统所需的其它低压电源3.3V和1.8V 等。这些电源一部分直接通过连接器给核心控制板2供电，其它的电源则通过SCSI-80给 FPGA集成测试板3和仪器功能板4供电。整个电源还遵循分类管理的设计原则，对有特殊 要求（如纹波、功率）的电源进行单独设计和单路输出，以减少与其它电源的相互影响。

核心控制板2如图3所示，主要包括核心板201、CPLD模块202、外部通信接口模块 203。

核心板201采用OMAP3530核心板，核心板由2组60pin的B2B接口引出相关信号 至底板，它通过OMAP3530的GPMC（通用存储控制器）总线，对网卡、CPLD、FPGA 等设备进行高速访问。核心板201主要性能如下：

（1）CPU：TI的基于DaVinci架构的双核嵌入式微处理器OMAP3530，它由Cotex-A8 ARM核与TMS320C64x+DSP核构成，其中，ARM的工作主频最高可达600MHz，DSP 工作主频最高可达430MHz，本仪器的外部总线访问频率最高可达100MHz；

（2）SDRAM：256MB，用于设置程序堆栈和存放各种变量；

（3）NAND FLASH：256MB，用于存放启动代码、Linux内核、根文件系统和用户应用 程序等；

（4）网卡芯片采用SMSC公司的LAN9220，通过GPMC总线和OMAP3530处理器通 信，LAN9220是一款常用的适用于嵌入式系统的低成本以太网控制器，经过网络变压器后， 与RJ-45网络接口进行连接。

CPLD模块202主要是采用Altera公司的MAX II系列器EPM1270F256I5N，主要完 成两个功能：1)配置FPGA器件；2)辅助OMAP3530管理外设并增强总线驱动。CPLD属 于非易失性可编程逻辑器件，上电后无须外部器件对其进行配置。FPGA的在线电路重构技术 正是基于CPLD的这个特点。我们将FPGA的配置信息以文件的形式存储在OMAP3530核 心板的NAND Flash中，同时将FPGA的配置时序逻辑在CPLD中实现，当需要配置FPGA 时，软件可控的将配置信息写入FPGA中，实现FPGA在线配置功能。OMAP3530对外的总 线和IO信号都需要经过CPLD器件，经过一级处理后向外输出，此举可增强总线和IO信号 的驱动能力。此外，CPLD还需采集若干外设数字I/O信号，处理后交给控制器决策，对外设 管理起到辅助作用。如果需要改变CPLD的内部逻辑或烧写Flash存储器，则要用到JTAG 接口。

外部通信接口模块203主要是实现整个核心控制板2所要求的RS232、UART、LAN、 VGA等外部通信接口，并将这些通信接口并到整个控制器的外部通信总线上。其中将RS232 接口单独以一个串口接出来供上位机进行调试，其他的通信接口则都通过通信总线接到通信 控制板6，用于上位机与整个测试系统的通信。

FPGA集成测试单元3结构如图4所示，其主要的模块有大容量FPGA模块301、RAM 存储模块302、电平驱动模块303。大容量FPGA模块301是该板的主要部分，其最主要的 器件就是一片大容量的FPGA，本发明采用的是Altera公司的Cyclone IV系列器件 EP4CE40F23C8N，该器件具有丰富逻辑单元和I/O资源，能够满足大部分的测试需求。 FPGA是可重构仪器的核心，连接着数据处理终端（ARM控制器）和数据信号前端。它上层 通过GPMC总线（地址/数据/控制总线）与OMAP3530相连，底层通过其可重构的数字I/O 与仪器功能卡相连。例如，仪器功能单元4用作测试源时，FPGA将经过滤波、调理、模数转 换等一系列流程采集到的数字信号写入某个固定地址的寄存器中，控制器再通过总线读取该地 址中的数据，实现信号的测试功能；又如，当仪器功能单元4用作激励源时，控制器将激励信 号对应的数字信号通过总线输出至该仪器功能模块，经数模转换后输出模拟信号。

FPGA是基于SRAM技术的易失性器件，支持实时电路重构，它内部的硬件电路信息在 掉电后会丢失，因此需要外部存储器件。系统上电后，CPLD的配置模块自动从FLASH读取 硬件电路配置信息，配置FPGA内部的逻辑电路。在上电情况下，如果用户需要改变仪器功能， 只要从上位机发送命令给核心控制板2的处理器OMAP3530，再由OMAP3530通知CPLD 重新配置FPGA逻辑电路。另外，由于FPGA集成测试单元3通过统一的DB26接口与仪器 功能板4连接，因此仪器总线上的每个I/O口所对应的仪器功能均可由用户重新定义。FPGA 仪器逻辑单元8的重构和数字I/O接口的重定义，使仪器硬件的功能也发生相应的改变，最 终实现对仪器硬件功能的在线重构。

RAM存储模块302主要是为那些需要传输大批量数据的仪器功能卡4提供足够的缓存空 间，例如在进行视频数据采集或激励时，为了保证数据的连续性，必须保证多帧图像的缓存。 电平驱动模块303主要是完成FPGA与仪器功能单元4之间的数字IO的电平匹配，并提高 驱动能力。

仪器功能单元4是各具体的测试功能板的统称，结构如图5所示，板子种类主要包括A/D 转换板401、D/A转换板402、频率/相位测量板403、数字IO板404。这些不同的测试板 均采用统一的DB26接口安装在FPGA集成测试单元3上，所有的通信信号和供电均通过该 接口，用户也可以根据需要，按照统一的标准自己设计其它功能的测试板，例如视频输出板等。 A/D转换板401将输入的各种信号经过调理电路转换成AD芯片的可采集的电压信号，再采 集成数字信号通过传回FPGA做进一步处理。D/A转换板402则将从FPGA传回的信号通过 DA芯片转换成电压信号，然后通过调理电路输出所需的模拟激励信号。频率/相位测量板403 包含频率测量电路和频率激励信号电路两部分，频率测量电路将外部频率信号的频率、复制、 相位信号测得后转换成数字信号并传回FPGA，频率激励信号电路将FPGA发出的频率激励命 令转换成相应的模拟频率信号输出去。数字IO板404主要是完成数字IO信号的输入输出， 主要用于开关信号的测量和激励输出，电路主要包括电平转换电路和电平驱动电路。

本发明实际根据需要完成了三种测试板的开发，分别是2块A/D转换板401，2块D/A 转换板402，2块数字IO板404。

A/D转换板401主要实现对模拟信号的调理采集，并将采集的信号传输至示波器或万用 表中，完成此类信号的测试。A/D转换模块包含运算放大电路、信号调理电路、A/D转换器 以及扩展接口等。该模块采用AD公司的高线性度高精度差分运算放大器AD623以及8通道 12位并行A/D转换器AD7938，AD7938的转换速率最高可以达到625ksps，扩展接口包 括与集成测试单元连接的D-SUB26接口和与被测对象端连接的D-SUB37接口。待测试模拟 信号由D-SUB37接口输入，依次经过运放电路、信号调理电路以及A/D转换电路，得到待 测试信号的数字量，通过D-SUB26接口输出至FPGA中仪器功能单元中。A/D转换模块的 电路结构如图6所示。

D/A转换板402接收FPGA内部的信号发生器产生的波形的数字信号，通过数模转换生 成模拟的波形信号，主要用于信号的激励。D/A转换模块包含D/A转换器、运算放大电路、 信号调理电路以及扩展接口等。运放采用AD623，A/D转换器采用AD公司的8通道10位 串行AD5318，扩展接口包括与集成测试单元连接的D-SUB26接口和与被测对象端连接的 D-SUB37接口。激励信号的数字量由D-SUB26输入至AD5318，转换出模拟激励信号，依 次经过运算放大电路和信号调理电路，由D-SUB37接口输出至被测对象端。D/A转换模块 电路结构如图7所示。

数字I/O板404主要实现数字I/O信号的输入输出，用于开关信号的测试和激励。数字 I/O模块包含双向数据缓冲模块、继电器模块和扩展接口。其中，双向数据缓冲模块用于数据 的同步传送。当功能模块用于开关信号测量时，待测开关信号从D-SUB37接口输入，经数据 缓冲器由D-SUB26接口输出至FPGA中的仪器功能单元进行测量；当功能模块用于开关信 号激励时，控制信号由D-SUB26接口输入至数据缓冲器，缓冲器的输出控制继电器切换，将 特定开关信号从D-SUB37接口输出至被测对象端。数字I/O模块电路结构如图8所示。

通信控制单元6的及结构如图9所示，主要包括通信控制模块601、CAN模块602、ZigBee 模块603、Wifi模块604。实际中该板为整个仪器提供了有线LAN、WiFi、CAN、ZigBee 四种通信方式，不同的通信模式完成相同的仪器控制功能，用户可以根据现场测试时的需要和 限制选择其中的任意一种通信方式。这几种通信方式对ARM端的最顶层的接口程序来说只是 传输数据的介质和通道不通，但其数据和命令格式均是统一的，下层对数据和命令的解析都是 一样的。其中有线LAN、WiFi只要在上位机使用浏览器打开相应的网页即可，无需安装任何 软件，是首选的方式。CAN、ZigBee是上位机选择VS开发的操作界面进行测试可选用的通 信方式，这是当现场干扰比较强烈确又需要可靠的通信时优先选择的通信方式。实际使用时只 能有一种通信方式工作，因此需要根据用户使用时预先设置的配置通信方式命令使通信控制模 块601是来做出决策，该模块使用CPLD实现的，硬件简单可靠。

综上所述，用户实际使用时，根据测试对象的具体要求，选择满足测试需求的若干仪器功 能单元4，同时将电源板1、核心控制板2、FPGA集成测试单元3在特殊设计的紧凑机箱安 装好，再通过转接线缆与仪器适配面板5连接起来。然后将测试线缆连接在该测试仪器和测 试对象上，连上通信控制板6后再通过网线或无线方式与上位机连上，即完成了一个完整的 LXI嵌入式可重配置通用测控仪器的硬件组装，打开操作界面就可以进行测试了。用户只需 要更换仪器功能卡4和仪器适配面5板即可以最小的硬件代价得到不同测试需求测控仪器， 具有很好的通用性和灵活性。

图10为本仪器的软件结构框图，包括FPGA仪器逻辑单元7、测试程序集8、Web服务 器9。其中FPGA仪器逻辑单元7在FPGA中实现，测试程序集8和Web服务器9是在DaVinci 架构的OMAP3530双核处理器的ARM核的嵌入式Linux下位机操作系统中实现的。

FPGA仪器逻辑单元7主要是各个测试仪器的具体逻辑实现，其底层仪器时序逻辑电路 负责完成对仪器功能板4的A/D、D/A等芯片的时序控制和数据通信，其上层的总线接口单 元负责与核心控制板通信。针对不同FPGA测试仪器逻辑功能单元，其FPGA程序的设计采 用自下而上的模块化设计方法，底层通过Verilog HDL硬件描述语言实现基本逻辑和时序， 并把底层时序逻辑根据功能划分进行模块化（如实现ADC和DAC芯片控制的时序逻辑单元 分别生成不同的模块），顶层只做模块的例化和模块间的连线。处理器通过底层的总线驱动程 序与FPGA仪器功能单元进行通信，同时再按照IVI-C仪器驱动标准将这些不同功能单元封装 成统一的驱动接口，以便供上层调用。此外，FPGA内部RAM寄存器单元的功能是数据寄存 和数据缓冲，以及对OMAP3530发来的控制命令进行解析。

测试程序集8是该测试仪器根据具体测试对象所能提供的多种测试程序的总和，其主要实 现以下四个功能：一、与底层的FPGA逻辑电路通信，对包含在逻辑电路中的被测信号的信息 作进一步解析，转化为与仪器功能相关的测量值（如万用表的电压值）；二、对上位机发来的 指令分发给不同的仪器（如万用表、示波器等），然后把指令解析为可被FPGA识别的控制信 息；三、完成与多种通讯接口的信息交互，包括提供Socket服务器和其它通讯协议的命令缓 存机制；四、通过DaVinci架构的处理器特有的Codec Engine机制实现对DSP算法的控 制，完成大批量数据的处理。

整个测试程序集8软件结构上包含应用程序层、仪器驱动层和信号处理层。

应用程序的结构自上而下分为通信接口层、命令解析层、系统管理层。通信接口层负责通 信模式的选取和系统通信通道的建立，是人机交互的桥梁，该层提供网络、CAN以及ZigBee 等多种通信方式的标准接口函数，实现各种通信的初始化与关闭、读写操作，其中网络的通信 方式通过Socket服务器与Web服务器9实现信息交换，CAN和ZigBee则通过不断读写二 者的通信缓存区实现信息交换。为了增强互操作性，本LXI仪器根据SCPI标准制定了统一的 数据通信协议，所有上位机传递下来的用户操作命令均封装成SCPI格式的命令。命令解析层 将数据和信息从通信接口接收到的SCPI命令中提取出来，然后传递给相应仪器驱动实现仪器 的操作，相当于仪器识别用户操作过程中的翻译官。系统管理层以一个独立的线程存在，创建 特定的数据结构，用以表示测试信息，包括测试结果报告、测试描述、仪器描述、测试结构布 局、测试工作站以及测试对象数据等，系统管理线程在系统软件运行过程中定时收集上述信息， 填充数据结构的各个域，最后基于ATML标准将数据结构存储于XML文件当中。

仪器驱动层的将各类功能仪器的设备驱动的操作函数接口进行封装，向应用程序提供统一 的函数调用接口，主要接口包括open()，rean()，write()，close()，与不同功能的仪器名称组 合形成各个仪器的函数接口。所有的仪器驱动均通过底层的GPMC总线设备驱动与各个FPGA 仪器逻辑单元进行通信，采用模块化设计，按照IVI-C仪器驱动标准进行封装，提高了仪器的 标准化，便于系统在软件上进行升级。本系统的仪器驱动层包含如下几个类驱动器：万用表、 示波器、稳压源以及信号发生器，应用层可以通过他们的驱动器接口调用它们的测试功能。

信号处理层实现对系统采集的数据作进一步算法分析，主要包括用户定制的多个DSP算 法软件，采用模块化设计，集成在算法服务器上，并基于DaVinci技术的xDAIS/xDM标 准实现各个算法策略的VISA接口，供应用程序调用。这些DSP算法软件，应用程序通过仪 器驱动调用CodecEngine使之运行于DSP端，效率高且不影响ARM核的控制任务，保证 了系统软件的并行运行性能；

整个仪器的软件上层是按照C类LXI仪器总线标准设计，其仪器接口、数据通信、驱动 模型以及编程接口等均采用LXI标准设计。因此当采用LAN的通信方式时，整个仪器就表现 为LXI仪器。

根据LXI标准的规定，LXI仪器必须具备完善的Web浏览器接口，用户可以通过上位机 浏览器对仪器进行远程配置、访问和控制。Web接口包括展示产品信息的欢迎页面、网络配 置页面、仪器操作面板页面等。因此本发明的LXI仪器采用经典的LAMP架构完成嵌入式Web 服务器9开发，采用Apache服务器和PHP实现。该仪器的Web服务器8是一种基于B/S 和C/S架构的混合通信模型。B/S架构是基于HTTP协议的浏览器/服务器通信模型，用于 客户端和Web服务器之间的数据传输。C/S架构是基于TCP/IP协议的客户端/服务器模型， 用于Web服务器和守护进程之间的数据传输，采用Linux下的套接字(Socket)实现。另外 Socket的数据格式均以符合LXI规范的程控仪器命令标准（SCPI，Standard Command for  Programmable Instrument）进行编写，有助于用户进行二次开发。

实际在用户使用网络通讯时通过上位机操作系统的浏览器输入相应的IP地址即可访问 LXI仪器的网页，该网页是通过嵌入式Web服务器9实现的。当点击浏览器页面发送操作命 令时其数据传输的通道这这样的，当用户在浏览器中提交某一信息时，服务器端便响应客户端 的通信请求，开始B/S通信过程，Apache服务器9作为服务器端，浏览器作为客户端，PHP 程序接收页面提交的信息并解析后将其封装成ASCII码字符串表示的SCPI命令；然后进行 C/S通信，此时守护进程作为服务器端，Apache作为客户端，PHP程序创建Socket并向守 护进程发出TCP请求，经过3次握手协议后，与守护进程的Socket连接成功，然后将SCPI 命令传输至守护进程供其解析并执行相应仪器操作，守护进程将相关数据或信息以逆过程返回 给浏览器，整个通信结束后执行HTML脚本更新页面。并且，此外，用户可以通过网页下载、 更换和配置仪器的测试程序集7，达到软件在线重构的目的。

使用CAN和ZigBee通讯时用户在上位机通过VS开发的软件界面完成对仪器的控制， 此时软件发出的操作命令也按照LXI规范的程控仪器命令标准（SCPI）进行编写，通过通信 接口发送到仪器的命令缓存区，仪器再去读缓存进行解析。这样采用这种界面操作方式时对 于下方嵌入式仪器来说仅仅是接收命令的通信方式不同，其它软件的均可兼容使用。