具有积分非线性度校正的逐次逼近寄存器模拟/数字转换器

摘要

通过提供各自具有连接到导体(13)的第一端子的校正电容器(HB)来降低逐次逼近寄存器SAR模拟/数字转换器ADC(10)中的积分非线性度INL误差，所述导体(13)还连接到CDAC(HA)的电容器的一个端子且连接到所述SAR ADC的比较器(5)的输入。利用所存储的INL误差信息(18A)来控制耦合到所述校正电容器的第二端子的开关以响应于所述所存储的INL误差信息而选择性地将所述第二端子耦合到接地电压(GND)或参考电压(VREF)，以便降低所述INL误差。

说明书

技术领域

本发明涉及用于校正使用逐次逼近寄存器(SAR)逻辑的模拟/数字转换器(ADC)中的 积分非线性度(INL)误差的电路及方法。

背景技术

逐次逼近寄存器(SAR)模拟/数字转换器(ADC)通过二进制算法将模拟信号转变成数 字信号，所述二进制算法在输入电压被取样到电容器数字/模拟转换器(CDAC)上之后执 行二进制逐位比较。此取样在CDAC中存储电荷，操纵所述电荷且将其与参考进行比较 以确定最接近地表示模拟输入电压的数字输出代码。

电容器固有地具有二阶电压系数，所述二阶电压系数使存储在电容器上的电荷量相 对于跨越所述电容器的电压是非线性的。此些电压系数在ADC的输出中引起积分非线 性度(INL)误差。随着正在ADC中被取样的模拟输入电压增大，归因于CDAC电容器的 二阶系数的INL误差增大。由电容器电压系数引起的实际SARADC传递曲线与“理想” 直线阶梯传递函数之间的差异被认为是INL误差。

ADC中的INL误差的量值随着输入信号的量值增大而增大。此INL误差的增大是 由于归因于CDAC电容器的电容器电压系数的INL误差与跨越所述电容器的电压之间 的特有二阶或“平方律”关系。因此，输入电压范围的加倍将导致四倍的INL误差。举 例来说，如果将5伏峰峰输入信号施加到SAR ADC且这导致1个最低有效位(LSB)的INL 误差的产生，那么10伏峰峰输入信号将在输入信号峰值处产生4LSB的误差。基于 CDAC中的各个电容器的匹配且还基于输入是单极还是双极的(且还固有地基于电压系 数，因为它们是INL误差的原因的一部分)，INL误差的图表的中心点可向左或向右移 位。可取决于用于转换输入信号的算法来使SARADC的INL曲线的特有S形状颠倒。

现有方式描述于美国专利第7,501,965号及第7,196,645号中。

图1及2为揭示基本的INL校正技术的第7,501,965号美国专利的图6及7的复制 图。图2展示图1的CDAC 630的细节。比较器610将中间信号(其由CDAC 630响应于 V_IN及辅助DAC 640而产生)与中级参考电压进行比较，以产生到SAR逻辑626的输入。 辅助DAC 640接收由误差计算块625计算的数字INL误差信号且产生INL误差信号的 模拟表示作为到CDAC 630的输入。INL误差信号的模拟表示用于校正由CDAC 630产 生的模拟输出电压。SAR逻辑626执行典型的SAR算法来控制计算块625及CDAC 630。 ‘965专利的技术使用转换操作的最初几个SAR ADC位决策来确定SAR ADC传递函数 的正发生当前转换过程的部分。因此，由CDAC电容器的电容性电压系数产生的典型误 差在SAR ADC转换结束之前被校正。

在第7,501,965号美国专利中的误差计算块625中执行的INL误差校正由复杂的“数 学引擎”执行，所述“数学引擎”根据所述专利中描述的复杂过程及相关联的方程来计 算确定INL误差校正所需的各种系数，且由此为每一单个SARADC芯片提供非常精确 的校正。然而，所述数学引擎的使用导致所揭示的SAR ADC不合意地复杂、缓慢且昂 贵。

在一些已知的CDAC中，提供动态误差校正电容器来校正由信号电压稳定问题引起 的动态误差。

需要低成本地实现由SARADC中的电容器电压系数引起的INL误差的快速校正， 且需要避免用于实现此校正的复杂数学引擎。

发明内容

根据一个实施例，通过提供各自具有连接到导体(13)(其还连接到CDAC(11A)的电容 器的一个端子且连接到SAR ADC的比较器(5)的输入)的第一端子的校正电容器(11B)， 本发明提供一种通过用来降低SAR ADC(10)中的INL误差的电路及方法。所存储的INL 误差信息(18A)用于控制耦合到所述校正电容器的第二端子的开关(32)响应于所存储的 INL误差信息而选择性地将第二端子耦合到接地电压或参考电压(V_REF)，以降低INL误 差。

在一个实施例中，本发明提供包括第一CDAC(11A)的SAR ADC(10)，所述第一 CDAC(11A)接收第一模拟输入信号(V_IN⁺)且包括各自具有耦合到第一导体(13)的第一端 子的多个CDAC电容器。第一校正电容器电路(11B)包括具有耦合到第一导体(13)的第一 端子的校正电容器。比较器(5)具有耦合到第一导体(13)的第一输入(+)。SAR逻辑电路(18) 具有耦合到比较器(5)的输出(6)的输入且还具有第一输出总线(16)，所述第一输出总线(16) 经耦合以分别控制耦合到第一CDAC(11A)的电容器的第二端子的多个开关(32)，以选择 性将第二端子耦合到第一参考电压(GND)或第二参考电压(V_REF)。SAR逻辑电路(18)产生 表示第一模拟输入信号(V_IN⁺)的数字信号(25)。解码器电路(18A)具有第一输出总线(24)， 所述第一输出总线(24)经耦合以控制耦合到校正电容器(11B)的第二端子的开关(32)响应 于所存储的INL误差信息而选择性地将校正电容器的第二端子耦合到第一参考电压 (GND)或第三参考电压(图8中的V_REF或V_REF1)，以校正SAR ADC的传递特性中的INL 误差。

在所描述的实施例中，第一校正电容器电路(11B)包括多个校正电容器(11B)。解码 器电路(18A)的第一输出总线(24)经耦合以控制分别耦合到第一校正电容器电路(11B)的 校正电容器的第二端子的多个开关(32)。第二CDAC(7A)接收第二模拟输入信号(V_IN^-)且 包括多个CDAC电容器，所述电容器各自具有耦合到一个耦合到比较器(5)的第二输入(-) 的第二导体(12)的第一端子。SAR ADC(10)还包括第二校正电容器电路(7B)，其包括各 自具有耦合到第二导体(12)的第一端子的多个校正电容器。SAR逻辑电路(18)具有第二 输出总线(14)，所述第二输出总线(14)经耦合以分别控制耦合到第二CDAC(7A)的电容器 的第二端子的多个开关(32)，以选择性地将第二CDAC(7A)的电容器的第二端子耦合到 第一参考电压(GND)或第二参考电压(V_REF)。解码器电路(18A)具有第二输出总线(22)， 所述第二输出总线(22)经耦合以控制耦合到第二校正电容器电路(7B)的校正电容器的第 二端子的多个开关(32)响应于所存储的INL误差信息而选择性地将第二校正电容器电路 (7B)的校正电容器的第二端子耦合到第一参考电压(GND)或第三参考电压(图8中的V_REF或V_REF1)，其中SAR逻辑电路(18)产生数字信号(25)以表示第一(V_IN⁺)模拟输入信号与第 二(V_IN^-)模拟输入信号之间的差异(V_IN⁺-V_IN^-)。解码器(18A)为SAR逻辑电路(18)的一部 分。输出逻辑电路(27)接收数字信号(25)以将数字信号(25)格式化为SAR ADC(10)的数字 输出信号(DOUT)。

在所描述的实施例中，第一(11A)及第二(7A)CDAC的电容器以二进制方式加权，且 第一(11B)及第二(7B)校正电容器电路的校正电容器也以二进制方式加权。

在一个实施例中，第一导体(13)通过第三导体(13A)及耦合在第一(13)导体与第三 (13A)导体之间的第一缩放电容器(图7中的C_SCALE)来耦合到第一校正电容器电路(11B) 的电容器的第一端子及比较器(5)的第一(+)输入，且其中第二导体(12)通过第四导体(12A) 及耦合在第二(12)导体与第四(12A)导体之间的第二缩放电容器(图7中的C_SCALE)来耦合 到第二校正电容器电路(7B)的电容器的第一端子及比较器(5)的第二(-)输入。

在一个实施例中，数字/模拟转换器(15)具有输入(17)，所述输入(17)经耦合以接收数 字输入信号(缩放代码)以用于产生第三参考电压(V_REF1)。

在所描述的实施例中，INL误差主要由第一(11A)及第二(7A)CDAC的电容器的电压 系数引起。

在所描述的实施例中，由SAR逻辑(18)做出的预定数目个初始位决策的结果被解码 器(18A)用来存取查找表(表1)，以确定校正电容器中的哪一个将被选择性地耦合到第三 参考电压(V_REF或V_REF1)。

在一个实施例中，查找表(表1)存储用于SAR ADC的以统计方式确定的INL校正信 息。

在一个实施例中，本发明提供一种用于降低SARADC(10)中的INL误差的方法，所 述SAR ADC(10)包括：CDAC(11A)，其接收模拟输入信号(V_IN⁺)，包括各自具有耦合到 第一导体(13)的第一端子的多个CDAC电容器；比较器(5)，其具有耦合到第一导体(13) 的第一输入(+)；及SAR逻辑电路(18)，其具有耦合到比较器(5)的输出(6)的输入且还具 有第一输出总线(16)，所述第一输出总线(16)经耦合以分别控制耦合到CDAC(11A)的电 容器的第二端子的多个开关(32)，以选择性地将第二端子耦合到第一参考电压(GND)或 第二参考电压(V_REF)，所述SAR逻辑电路(18)产生表示输入信号(V_IN⁺)的数字信号(25)， 其中所述方法包括提供所存储的INL误差信息；将校正电容器电路(11B)中的多个校正 电容器中的每一者的第一端子耦合到第一导体(13)；及控制耦合到所述校正电容器中的 每一者的第二端子的开关(32)响应于所存储的INL误差信息而选择性地将校正电容器的 第二端子分别耦合到第一参考电压(GND)或第三参考电压(图8中的V_REF或V_REF1)，以 校正SAR ADC(10)的传递函数中的INL误差。

在所描述的实施例中，所述方法包括使用由SAR逻辑电路(18)做出的预定数目个初 始位决策的结果来存取查找表(表1)，以确定校正电容器中的哪一些将被选择性地耦合 到第三参考电压(V_REF或V_REF1)。在所描述的实施例中，所述方法包括在查找表(表1)中 存储用于SAR ADC的以统计方式确定的INL校正信息。所述方法还包括通过从用于 SARADC(10)的理想传递函数减去用于所述SARADC的实际传递函数来确定INL误差。 在一个实施例中，所述方法包括通过数字/模拟转换器(15)来产生第三参考电压(V_REF1)， 所述数字/模拟转换器(15)具有经耦合以接收数字输入信号(缩放代码)的输入(17)。

在一个实施例中，所述方法包括用于降低SAR ADC(10)中的INL误差的电路，所述 SAR ADC(10)包括：CDAC(11A)，其接收模拟输入信号(V_IN⁺)，包括各自具有耦合到第 一导体(13)的第一端子的多个CDAC电容器；比较器(5)，其具有耦合到第一导体(13)的 第一输入(+)；及SAR逻辑电路(18)，其具有耦合到比较器(5)的输出(6)的输入且还具有 第一输出总线(16)，所述第一输出总线(16)经耦合以分别控制耦合到CDAC(11A)的电容 器的第二端子的多个开关(32)，以选择性地将第二端子耦合到第一参考电压(GND)或第 二参考电压(V_REF)，SAR逻辑电路(18)产生表示输出信号(V_IN⁺)的数字信号(25)，所述电 路包括：第一校正电容器构件(11B)，其用于将校正电容器电路(11B)中的多个校正电容 器中的每一者的第一端子耦合到第一导体(13)；构件(表1，18A)，其用于存储INL误差 信息；及构件(18A)，其用于控制耦合到所述校正电容器中的每一者的第二端子的开关(32) 响应于所存储的INL误差信息而选择性地将所述校正电容器的第二端子分别耦合到第 一参考电压(GND)或第三参考电压(V_REF或V_REF1)，以校正SAR ADC(10)的传递函数中的 INL误差。

附图说明

参考附图描述实例实施例，其中：

图1为包括现有技术INL误差校正电路的数字/模拟转换器的示意图。

图2为图1中的块620的示意图。

图3为说明根据本发明的典型INL特性曲线及INL校正曲线的图表。

图4为根据本发明的包括INL误差校正电容器及相关联电路的SAR ADC的框图。

图5为包括4个INL校正电容器的图4的SAR ADC的实施方案的示意图。

图6为包括12个INL校正电容器的图4的SAR ADC的实施方案的示意图。

图7为包括12个INL校正电容器及2个缩放电容器的图4的SAR ADC的实施方案 的示意图。

图8为包括12个INL校正电容器及DAC(数字/模拟转换器)的图4的SAR ADC的 实施方案的示意图，所述DAC用于响应于缩放代码而产生用于参考CDAC及缩放电容 器的参考电压。

具体实施方式

理想的SAR ADC传递函数为使SAR ADC的模拟输入电压与其数字表示相关的直 线或线性阶梯函数。传递函数中归因于SAR ADC中的CDAC的电容器电压系数的INL 误差(积分非线性度误差)引起其实际传递函数与其理想传递函数不同。来自理想传递函 数的差异可由特有S形状INL误差曲线指示，如图3中所展示。INL曲线具有针对SAR ADC归因于其CDAC电容器的电压系数的积分非线性度而观察到的特有S形状。INL 误差曲线通过从实际传递曲线中减去理想线性传递曲线来获得。

INL误差曲线的特有S形状由二阶电容器电压系数引起。INL误差曲线实际上通过 从实际SAR ADC传递函数的端点描绘直线且接着从理想直线传递函数中减去实际传递 函数来获得。所述线的描绘使最初及最后线段中的任何变化对于最终结果是透明的。

三阶多项式方程曾用于提供对图3中展示的INL曲线的简单表示，但可替代地使用 更复杂且因此更精确的方程。在任何情形下，待由所述方程表示的所需的INL校正量首 先必须通过分割INL曲线来确定。校正的限制来自最初及最后线段中的最大误差，因为 在这些线段中不能进行校正。

在图3的图表中，表示为“INL”的模拟S形曲线表示由SAR ADC的CDAC中的 电容器的电压系数引起的积分非线性度误差。图3的图表中的垂直轴指示以LSB(最低 有效位)表示(且因此隐含地以伏特表示)的经正规化的INL误差。每一LSB具有相关联 的“LSB大小”，其等于引起数字输出信号DOUT(图4)的最低有效位从“0”切换到“1” 或从“1”切换到“0”所需的输入电压变化量。最大INL误差电压的值取决于正被使用 的参考电压及所施加的输入电压的范围。“LSB大小”取决于CDAC的配置及架构。使 图3中的INL曲线的垂直轴正规化，使得最大误差正好等于一个LSB。在图3中的水平 轴上指示的“经正规化的输入电压范围”指示SAR ADC的双极输入电压的范围。注意， 在图3的水平轴上，未指示实际二进制代码，因为其已被正规化为±1伏特。图3中的 “INL调整(经正规化)曲线”为图4及5中展示的SARADC的模拟“经校正”INL误差， 其是因针对其中针对图4中的块5、7及11提供图5中的CDAC电路10-1的情形将INL 校正电容器切换到V_REF而产生。本发明的INL校正电容器用于提供以模拟INL调整(经 正规化)曲线指示的经降低的INL误差。INL调整(经正规化)曲线指示由于使用了本发明 的INL校正电容器技术在SARADC传递函数中相比于未经校正的(即，S形)INL误差量 而大大降低的INL误差量。

在图3中，INL调整(经正规化)曲线从INL调整(实际)曲线及理想传递函数曲线获 得。注意，INL调整(经正规化)曲线的左端点及右端点两者均在垂直轴上的0LSB处。 当通过从实际SAR ADC传递函数减去SAR ADC的对应的实际理想线性传递函数来获 得实际经校正INL误差曲线时(当使用图4及5的实例中展示的INL校正电路时)，结果 是在图3中展示的INL调整(实际)曲线。注意，其计算出的端点不在0LSB处。因此， 理想传递函数曲线实际上通过穿过理想传递函数曲线的左端点及右端点描绘直线来获 得。接着，实际传递函数及INL调整(实际)实际上通过将理想传递函数的左端点升高到 0LSB且将右端点下降到0LSB来“正规化”。理想传递函数曲线的每一点的移位量用 于相等地使INL调整(实际)曲线的对应点移位，且所述移位产生INL调整(经正规化)曲 线。

在图4中，SAR ADC 10包括CDAC 11，其包括CDAC 11A及块11B中的多个INL 校正电容器两者。将输入电压V_IN⁺施加到CDAC 11A的输入。CDAC 11的输出13连接 到比较器5的(+)输入，所述比较器5的输出连接到SAR逻辑18的输入。SAR ADC 10 还包括CDAC 7，其包括CDAC 7A及块7B中的多个INL校正电容器两者。将输入电压 V_IN^-施加到CDAC 7A的输入。CDAC 7的输出12连接到比较器5的(-)输入。(注意，V_IN⁺与V_IN^-相对于比较器5的(+)及(-)输入的连接性的关系可在SAR逻辑18内被颠倒及补 偿。)

从其模拟图3的INL及INL调整(经正规化)曲线的CDAC 7及11的实施方案的细 节展示在图5中。参考图5，电路10-1可用于实施图4中的CDAC 7A及11A及INL校 正电容器块7B及11B。(图4中的INL校正电容器7B及11B可被认为分别是CDAC 7 及11的一部分)。在图5的CDAC 11A中，分别具有电容C、2C、4C、8C…xC、yC及 zC的多个以二进制方式加权的CDAC电容器中的每一者使其上端子由导体13连接到比 较器5的(+)输入。那些CDAC电容器中的每一者的下端子连接到对应开关32的滑动片 (wiper)，所述开关32使一个端子被连接到接地(GND)且使另一个端子被连接到V_REF。 类似地，在CDAC 7A中，分别具有电容C、2C、4C、8C…xC、yC及zC的多个以二进 制方式加权的CDAC电容器中的每一者使其下端子由导体12连接到比较器5的(-)输入。 CDAC 7A中的每一CDAC电容器的上端子连接到对应开关32的滑动片，所述开关32 使一个端子被连接到接地且使另一个端子被连接到V_REF。CDAC 11A中的开关32中的 控制电极连接到图4中的总线16的对应导体，且CDAC 7A中的开关32的控制电极连 接到图4中的总线14的对应导体。

图5还展示用于图4的块7B及11B中的INL校正电容器的电路。在图5的块7B 中，具有电容C/4及C/2的两个INL校正电容器中的每一者使其上端子连接到导体12 且使其下端子连接到对应的开关32的滑动片，所述开关32使一个端子被连接到接地且 使另一个端子被连接到V_REF。类似地，在图5的块11B中，具有电容C/4及C/2的两个 INL校正电容器中的每一者使其下端子连接到导体13且使其上端子连接到对应的开关 32的滑动片，所述开关32使一个端子被连接到接地且使另一个端子被连接到V_REF。

块11B中的开关32的控制电极连接到来自INL解码器18A(图4)的总线24的对应 导体，且类似地，块7B中的开关32的控制电极连接到总线22(图4)的对应导体。在此 实例中，图5中的校正电容器值经缩放以具有对应于0.5及0.25LSB的值。这允许三个 INL校正值0.25、0.5及0.75LSB被提供到比较器5的(+)或(-)输入(其中将LSB界定为 具有对应于一个电容值C的值)。图4及5中展示的配置用于针对12位SAR ADC的情 形而产生图3中的模拟INL及INL调整(经正规化)曲线。(图3中的图表经正规化，且实 际上可适用于8位以上的任何SAR ADC。)

图3中的INL调整(经正规化)曲线指示当在本SAR ADC转换的过程中做出初始数 目个位决策(例如，5位决策)时，所选择数量的分段INL校正可如何用于实际上通过将 所选择量的INL校正电容添加到CDAC 7A及CDAC 11A的电容来校正INL误差。由此 确定对应的校正值且将其叠加到图5的CDAC 7A的导体12或CDAC 11A的导体13上， 以校正所期望的统计INL误差。在图4及5的实例中，在已做出最初5个决策之后，将 校正施加到导体12或导体13。(然而，注意，使用更多初始位决策的结果来确定需要多 少INL误差校正产生更精确的INL校正结果。)使用5位来评估样本所处的传递函数的 “位置”提供32个可能的INL误差校正值。

INL校正电容器11A的“接通”(例如，如稍后描述的表1中所指示)通过将所述电 容器经由对应开关32连接到V_REF且经由导体13连接到比较器5的(+)输入来实现。这 引起CDAC 11中的有效存储电荷增加，因此增加总线25上的SARADC输出代码值(其 除了数据格式之外与总线30上的DOUT完全相同。类似地，通过将电容器7A经由对 应开关32及导体12连接到比较器5的(-)输入来“接通”INL校正电容器7A引起CDAC 11中的有效存储电荷减少，因此降低SARADC输出代码值。

在取样差动输入电压V_IN⁺-V_IN^-以在CDAC 11A及7A的电容器中存储对应量的电荷 期间，将INL校正电容器耦合到接地参考电压(GND)。随后，将所选择的校正电容器切 换到V_REF，以便在导体13或导体12上进行适当的INL校正。(注意，可颠倒此过程， 即，可将校正电容器取样到V_REF且切换到接地以进行调整。然而，将必须调整查找表以 允许这样做。)因为SAR ADC 10相继地做出位决策，所以最高有效位或上位决策的结果 可用于确定SAR ADC传递函数的其中正发生当前转换的部分或位置。使用此信息，块 7B中的校正电容器与CDAC 7A中的电容器一起被连接到导体12或块11B中的校正电 容器与CDAC 11A的电容器一起被连接到导体13，且因此实际上分别被添加到或叠加 到CDAC 11A或CDAC 7A上，以达到以由随后描述的INL解码器18A及随后描述的表 1的其相关联的实施方案确定的方式来校正INL误差的目的。INL校正的大小根据以统 计方式期望的INL误差而作为许多LSB或“LSB大小”出现，且相对于输入信号范围 而得到调整。

在图4中，SAR逻辑18包括常规SAR逻辑及寄存器电路，且还包括INL解码器 18A以控制在转换过程期间接通(即，连接到参考电压V_REF)哪一个INL校正电容器。SAR 逻辑18的一个输出由一组导体或数字总线14耦合到CDAC 7A的各种开关的控制端子， 所述控制端子操作以根据由SAR逻辑18执行的常规SAR算法的执行而将块7A中的各 种以二进制方式加权的电容器连接到接地或V_REF。类似地，SAR逻辑18的另一输出通 过一组导体或总线16耦合到CDAC 11A的各种开关的控制端子，所述控制端子操作以 根据SAR算法而将块11A中的各种以二进制方式加权的电容器连接到接地或V_REF。

INL解码器18A的一个输出通过一组导体22连接到各种开关的控制端子，所述控 制端子操作以根据本发明的INL误差校正过程而将块7B中的各个校正电容器连接到接 地或V_REF。类似地，INL解码器18A的另一输出通过一组导体24连接到各种开关的控 制端子，所述控制端子根据本发明的INL误差校正过程而将块11B中的各个校正电容器 连接到接地或V_REF。

SAR逻辑18的输出由数字总线25耦合到输出逻辑27的输入，所述输出逻辑27将 SAR逻辑18中的SAR寄存器的内容转换成串行或并行数字输出字DOUT。

可使用INL解码器18A的各种实施方案。举例来说，可结合多路复用器来使用简单 的硬接线查找表。基于由SAR逻辑18做出的最初5个最高有效位决策的结果，INL解 码器18A选择将哪些INL校正电容器11B或7B接通。最初位决策指示SAR ADC转换 过程是在图3中的S形INL误差曲线的正部分还是负部分中操作，且因此指示要接通(通 过将校正电容器连接到V_REF)块7B还是块11B中的校正电容器以降低INL误差。接下 来的4个位决策指示CDAC电路的所述侧(即，(+)侧或(-)侧)上的INL校正电容器中的哪 一个将把递增量的INL误差校正电荷及电压叠加在比较器5的输入(导体12或导体13) 上。对于SAR ADC传递函数的对应于图3的左侧的第一半部来说，减去INL误差以校 正实际INL误差，且对于INL传递函数的对应于图3的右侧的另一半部来说，添加误差 量以校正实际INL误差。(注意，可颠倒INL曲线的S形的极性，在这种情况下还将必 须颠倒上文提及的INL误差的减去及添加)。

在SAR逻辑18已做出最初5位决策之后，INL解码器18A被激活且解码(举例来说)5 个最高有效位决策的MSB位结果，且使用所述信息来确定需要响应于来自由表1表示 的查找表的信息而做出的INL误差校正的极性及量。接着，INL解码器18A实际上相应 地接通各种校正电容器，以便将适当量的递增INL误差电荷(及电压)叠加在导体12或导 体13上。

因此，在允许导体12或导体13上的所得电压稳定之后，SAR逻辑18继续执行SAR ADC转换算法。输出逻辑电路27接收来自SAR逻辑18的数字输出代码信号25且将其 转换成所要的格式，例如，串行格式、并行格式等等。

如先前所提及，在一些CDAC中使用“动态误差校正电容器”来校正由信号电压稳 定问题引起的动态误差。(动态误差可在位决策中的任一者期间被引入。通常，最高有效 位是引入最多动态误差且需要最多稳定时间的地方。)如果此类动态误差校正电容器存 在，那么应在SAR逻辑18中利用此类动态误差校正电容器中的最后一者之前应用本发 明的INL校正。应在本发明的至少一个误差校正位操作之前执行动态误差校正操作，使 得如果在转换期间引入任何额外误差，那么可补偿所述误差。

如先前提及，INL解码器18A可包括硬接线查找表(其包括在以下展示的表1中指 示的信息)，且可包括用于存取查找表1的常规多路复用或寻址电路。在表1中，最初5 个MSB决策位是最初5个MSB位决策的结果(从结果00000开始)。位决策结果00000 表示图3中展示的水平轴上的“输入电压范围”值的经正规化-1.0000经正规化值。类似 地，位决策结果11111表示图3中的水平轴上的“输入电压范围”的经正规化1.0000值。

可通过简单地调整查找表以选择块11B与7B中的INL校正电容器的各种组合来提 供用于各种输入电压范围的INL调整(经正规化)校正水平。可提供额外的INL校正电容 器(即，图5中展示的4个以上的校正电容器)以允许对较大范围的参考电压的较大INL 误差进行校正。当较大的输入电压被施加到ADC SAR 10的输入时，这是有帮助的。通 常，输入电压越高，INL误差将越大，因为INL误差的量值是输入电压的平方律函数。

举例来说，如果输入信号范围为±10伏特，那么用于所述SAR ADC的最大INL误 差将为8LSB。使用图6中展示的12个INL校正电容器的配置可校正多达8LSB的INL 误差。然而，如果输入信号的范围减小到±5伏特(输入范围已减小一半)，那么这具有 使INL误差范围减小为原来的四分之一的作用。接着，8LSB的INL误差范围减小到2 LSB。在所述情形中，图6中展示的具有电容4C及2C的校正电容器对于INL校正是不 需要的。因此，在此情形中，可调整表1以仅使用较低值INL校正电容器。然而，优选 地，将较高值的INL校正电容器包括在块11B及7B中，以允许针对最差的可能的所期 望INL误差而调整表1。

表1

可扩展INL解码器18A(图4)以针对不同的输入电压范围而调整。可通过再添加两 个校正电容器到每一CDAC来校正较大量的误差。图3中的INL及INL调整(正规化) 曲线假设固定的输入电压范围。然而，如果此固定输入电压范围加倍，那么误差从1LSB 增大到4LSB。通过分别将上文提及的具有值1.0LSB及2.0LSB的两个额外补偿电容 器添加到如图6展示的CDAC 7B及11B中的每一者，可校正额外误差。

在图3中，如果经正规化的输入电压范围为±1.000伏特，那么可见水平轴上的约在 0.5与0.6之间的经正规化的输入电压的值针对垂直轴上的1.0LSB的最坏情况INL误差 而出现。更具体来说，基于SAR ADC的特定设计的所观察到的统计性能，如果经正规 化的输入电压的值为-0.55伏特，那么INL曲线指示1LSB的INL误差。因此，INL曲 线指示需要最大量的INL误差校正的SAR ADC转换过程中的“位置”。最初两个位决策 在需要此最大校正的经正规化的输入电压范围的部分中出现。一旦已执行最初2个电容 器的转换(即，一旦已做出最初两个位决策)，那两个位决策就大约指示输入电压位于输 入电压范围内的何处。

图3中展示的模拟INL曲线展示统计的、未经校正且经正规化的积分非线性度误差 曲线值，其具有1.000LSB的最大值及-1.000LSB的最小值。相比之下，由INL调整(经 正规化)曲线指示的经校正误差具有0.250LSB的经正规化的最大值及-0.250LSB的经正 规化的最小值，其比正好1.000LSB的经正规化的INL曲线最大值及-1.000的经正规化 的最小值小得多。

因此，在此实例中，本发明的INL误差校正过程将INL误差减小为约四分之一，其 中图5的块7B及11B中展示的4个校正电容器用于图4的块7B及11B中。

图6中的电路10-2基本上与图5中的电路10-1一样。然而，电路10-2包括通过导 体13连接到SAR比较器5的(+)输入的块11B中的分别具有电容C/8、C/4、C/2、C、 2C及4C的6个INL二进制加权INL校正电容器。图6中的电路10-2还包括通过导体 12连接到SAR比较器5的(-)输入的块7B中的分别具有电容C/8、C/4、C/2、C、2C及 4C的6个INL二进制加权INL校正电容器。可修改查找表1以再提供可分别耦合到比 较器5的每一输入的4个INL校正电容器。表1还可提供不同的输入电压范围。即，图 6的实施方案经设计以结合较大查找表的不同部分而配合不同输入电压范围来起作用。

在图7中，SARADC电路10-3与图6中一样，除了导体13连接到具有电容C_SCALE的第一缩小电容器的一个端子，所述第一缩小电容器使其另一端子通过导体13A连接到 比较器5的(+)输入且连接到块11B中的INL校正电容器的上端子。类似地，在电路10-3 中，导体12连接到具有电容C_SCALE的第二缩小电容器的一个端子，所述第二缩小电容 器使其另一端子通过导体12A连接到比较器5的(-)输入且连接到块7B中的INL校正电 容器的下端子。图7的实施方案可使用单个查找表且通过适当修改缩小电容器来提供用 于各种输入电压范围的必要调整。

在图8中，SAR ADC电路10-4包括图6中的电路10-2且进一步包括DAC 15，所 述DAC 15使其数字输入17经连接以接收标记为“缩放代码”的缩放代码。DAC 15具 有参考电压输入19，其经连接以接收参考电压V_REF。DAC 15的输出通过导体20连接 以将缩放参考电压V_REF1施加到INL校正块11B及7B中的开关32的参考电压端子。图 8中的DAC 15的输出为固定电压，其在SAR ADC的输入电压的所期望范围的基础上缩 放。如上文描述，单个查找表可用于通过将各种INL校正电容器切换到比较器5的适当 输入来进行INL校正。这与先前提及的‘965专利形成对比，‘965专利使用单个INL校 正电容器且调整辅助DAC的输出电压以提供所需的INL校正，其中辅助DAC为进行 INL校正中的有源组件(所以切换INL校正电容器不是进行INL校正的主要方法)。

如上文提及的‘965专利的INL误差校正系统所要求，所描述的本发明的实施例避 免在SAR ADC转换期间使用复杂的数学引擎及相关联电路来计算各种系数。而是，本 发明提供基于查找表的使用的简单得多的INL校正技术来响应于SAR DAC转换过程的 预定数目个初始位决策来切换与二进制加权CDAC电容器并联的各种INL校正电容器。 所述查找表确定需要哪些INL校正电容器来调整CDAC输出，以在不使用复杂数学引 擎的情况下校正INL误差。

虽然本发明的INL校正技术不像‘965专利中描述的技术一样精确(因为本发明是基 于INL误差的统计平均值)，但本发明的技术避免了使用数学引擎的复杂性、成本及低 速，但却为大多数应用提供可接受的精确度。此外，本发明的SAR ADC的制造期间的 最终测试比针对现有技术的SAR ADC的情形成本低得多且快得多。

与本发明相关的领域的技术人员将明白，可修改所描述的实例。举例来说，虽然已 描述本发明的差动的实施例，但本发明可同样适用于单端实施例(其中两个实质上包括在 每一个所描述的差动实施例中)。此外，也可通过不同于二进制加权的方法来缩放校正电 容器的权重以定制算法的校正响应。虽然多个校正电容器包括在所描述的实施例中，但 在一些情形下，仅使用单个校正电容器可为实际的。并且，可能仅将比较器的一个侧连 接到CDAC，其中另一侧连接到固定参考电压。所属领域的技术人员将明白，许多其它 实施例及变型在所主张的本发明的范围内也是可能的。本文还意在包括具有在具有所有 或仅一些此类特征或步骤的实例实施例的背景下描述的特征或步骤中的一者或一者以 上的不同组合的实施例。