首页> 中国专利> 基于分数阶混沌和祖冲之算法的伪随机数发生器的FPGA设计

基于分数阶混沌和祖冲之算法的伪随机数发生器的FPGA设计

摘要

本发明提出了一种基于分数阶混沌和祖冲之算法的伪随机数发生器的FPGA设计。首先为了使分数阶混沌系统的动力学特性更加复杂,从而产生具有更高的复杂性和随机性的序列,本发明设计了一个新的四维多翼的分数阶混沌系统。其次由于目前分数阶混沌系统的FPGA实现大多采用Bode图频域近似法,实现的系统很不灵活,为了解决这个问题,本发明采用时域近似法实现分数阶混沌系统。最后,目前伪随机数发生器用单一算法较多,为了进一步提高伪随机数发生器的性能,使产生的伪随机序列的随机性更好,本发明提出一种基于分数阶混沌和祖冲之算法的伪随机数发生器,通过设计的伪随机数产生控制算法融合两个算法产生的序列,从而增加伪随机序列的随机特性。

著录项

  • 公开/公告号CN109508175A

    专利类型发明专利

  • 公开/公告日2019-03-22

    原文格式PDF

  • 申请/专利权人 重庆邮电大学;

    申请/专利号CN201811351942.9

  • 发明设计人 周围;吴周青;

    申请日2018-11-14

  • 分类号

  • 代理机构

  • 代理人

  • 地址 400065 重庆市南岸区崇文路2号

  • 入库时间 2024-02-19 08:07:13

法律信息

  • 法律状态公告日

    法律状态信息

    法律状态

  • 2019-04-16

    实质审查的生效 IPC(主分类):G06F7/58 申请日:20181114

    实质审查的生效

  • 2019-03-22

    公开

    公开

相似文献

  • 专利
  • 中文文献
  • 外文文献
获取专利

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号