...
机译:基于VHDL描述的逻辑电路综合中不完全指定布尔函数模型的使用
Incompletely specified Boolean function; VHDL; Logical circuit; Synthesis;
机译:基于VHDL描述的逻辑电路综合中不完全指定布尔函数模型的使用
机译:综合不完全指定的多输出布尔函数的多级多路复用器电路,并映射到基于多路复用器的FPGA
机译:使用可参数化宏模型的CMOS模拟电路VHDL-AMS描述的综合
机译:不完整指定布尔函数的基于术语的FPGA的ETDD综合
机译:不完全指定的多输出功能的线性可逆电路和基于EXOR-AND的电路的综合
机译:基于PWL功能的多涡旋混沌振荡器的FPGA实现的VHDL描述
机译:基于ETDD的基于术语的FpGa的合成,用于未完全指定的布尔函数
机译:逻辑电路综合中布尔函数的部分对称性